[实用新型]共享寄存器堆和相应的多处理器设备

说明书

技术领域

本实用新型总体上涉及寄存器堆，并且特别涉及用于支持来自多个处理器或流水线的多个访问的寄存器堆。 

背景技术

为了利用单一芯片满足广泛的功率和性能需求，趋向于将两个处理器内核嵌在一起以便在不同的运行情境中提供不同的平衡。所以，当运行情境要改变时，将发生从一个内核到另一个的过程迁移。为了实现从一个处理器内核到另一个的快速过程迁移，可使用共享寄存器堆技术以允许一个处理器内核访问由另一处理器内核写入的所有过程上下文。以此方式，可以在几乎没有等待时间和没有软件成本的情况下实现过程迁移。 

但是，因为两个内核以不同的定时和功率分配为目标，共享的寄存器堆很难满足这两个内核的需求。通常，一个内核将被设计用于低功耗并且是非常慢的，而另一个内核将是高性能的并且因此功耗要高得多。由于CMOS电路的性质，很快的电路将使用更多面积并且因此具有更大的功耗；反之，极低功率的电路应当使用最小化的面积，但是其速度非常慢。 

还需要一种寄存器堆组织，以用于对于高速内核具有很高性能同时对于低功率内核具有很低功率需求的多处理器设备。 

实用新型内容

因此，本实用新型涉及用于支持来自多个处理器或流水线的多个访问的寄存器堆组织。 

根据本实用新型的一个实施方式，一种共享寄存器堆，包括： 高性能(HP)写端口；低功率(LP)写端口；耦合至HP写端口的HP存储单元；以及耦合至LP写端口的LP存储单元。 

在某些可选实施方式中，共享寄存器堆还可以包括：耦合至HP存储单元的HP读端口；以及耦合至LP存储单元的LP读端口。在某些可选实施方式中，共享寄存器堆还可以包括：耦合至HP写端口的多个HP存储单元，以及耦合至LP写端口的多个LP存储单元。在某些可选实施方式中，共享寄存器堆还可以包括：耦合至HP存储单元的HP复用器；耦合至LP存储单元的LP复用器，其中HP存储单元耦合至HP复用器，并且LP存储单元耦合至LP复用器，以及其中HP读端口通过HP复用器耦合至HP存储单元，并且LP读端口通过LP复用器耦合至LP存储单元。在某些可选实施方式中，共享寄存器堆还可以包括：耦合至HP存储单元的多个HP读端口，以及耦合至LP存储单元的多个LP读端口。在某些可选实施方式中，共享寄存器堆还可以包括：耦合至多个HP存储单元的多个HP复用器；耦合至多个LP存储单元的多个LP复用器；多个HP读端口，每个HP读端口耦合至多个HP复用器中的相应HP复用器；以及多个LP读端口，每个LP读端口耦合至多个LP复用器中的相应LP复用器。在某些可选实施方式中，HP存储单元和LP存储单元是触发器。在某些可选实施方式中，HP存储单元和LP存储单元是触发器。在某些可选实施方式中，HP存储单元和LP存储单元是触发器。 

根据本实用新型的另一个实施方式，一种多处理器设备，包括：高性能(HP)内核；低性能(LP)内核；以及共享寄存器堆，该共享寄存器堆包括：高性能(HP)写端口；低功率(LP)写端口；耦合至HP写端口的HP存储单元；以及耦合至LP写端口的LP存储单元，其中HP写端口耦合至HP内核，以及LP写端口耦合至LP内核。 

在某些可选实施方式中，多处理器设备还可以包括：耦合至HP存储单元的HP读端口；以及耦合至LP存储单元的LP读端口。在某些可选实施方式中，多处理器设备还可以包括耦合至HP写端口的多个HP存储单元，以及耦合至LP写端口的多个LP存储单元。在 某些可选实施方式中，多处理器设备还可以包括：耦合至多个HP存储单元的多个HP复用器；耦合至多个LP存储单元的多个LP复用器；多个HP读端口，每个HP读端口耦合至多个HP复用器中的相应HP复用器；以及多个LP读端口，每个LP读端口耦合至多个LP复用器中的相应LP复用器。 

根据本实用新型的又一实施方式，一种用于共享寄存器堆的模式转变的方法，包括：在高性能(HP)模式中，向共享寄存器堆中的高速存储单元和低速存储单元进行写入，以及在低功率(LP)模式中，仅向共享寄存器堆中的低功率存储单元进行写入。 

根据本实用新型的实施方式，所提出的共享寄存器堆和相应的多处理器设备能够同时满足高速内核所需的高性能需求和低性能内核的低功率需求。通过以下如附图所示的本实用新型的实施方式的更具体的说明，本实用新型的上述和其他特征、用途和优点将变得更清楚。 

附图说明

图1所示为“一次写二次读”寄存器堆的示例。图1a所示为普通的非共享寄存器堆。图1b所示为具有复用写端口的共享寄存器堆。图1c所示为具有复用写端口的倍增端口共享寄存器堆。