[实用新型]B类LXI任意波形发生器

权利要求书

1.B类LXI任意波形发生器，其特征在于：

包括B类LXI接口模块、任意波形发生器功能模块以及LED指示模块；

所述B类LXI接口模块包括嵌入式处理器电路、IEEE 1588触发管理电路、FLASH存储电路、DDR动态存储电路以及LAN接口通信电路；

嵌入式处理器电路是用于提供与控制计算机通讯的网络接口，实现程序存储和处理相关的LXI总线协议；

IEEE 1588触发管理电路用于处理1588协议，管理1588相关触发和提取时间戳；

FLASH存储电路用于存储系统数据和应用程序；

DDR动态存储电路用于动态存储过程数据，为应用程序的读取、执行提供缓冲；

LAN接口通信电路提供与控制计算机通讯的硬件通路；

任意波形发生器功能模块包括总线接口电路、SDRAM存储器电路、FPGA控制电路、时钟产生电路、DAC转换电路、滤波电路、直流偏置电路、衰减电路、高低增益电路和校准电路，

所述总线接口电路的一端与B类LXI接口模块相互连接，所述总线接口电路的另一端与DAC转换电路相互连接，所述DAC转换电路输出给滤波电路，所述滤波电路输出给高低增益电路，所述高低增益电路输出给衰减电路，所述衰减电路输出给直流偏置电路，所述直流偏执电路输出给DAC转换电路，

所述FPGA控制电路与DAC转换电路、滤波电路、SDRAM存储器电路以及校准电路相互连接，所述校准电路与衰减电路相互连接。

2.根据权利要求1所述的B类LXI任意波形发生器，其特征在于：

所述嵌入式处理器电路包括PowerPC处理器（U1），所述PowerPC处理器（U1）包括内部总线接口（U1A）、DDR SDRAM控制器接口（U1B）、本地总线接口（U1C）、网络MAC接口（U1G）、主时钟和IO口（U1D），所述内部总线接口（U1A）与PCI接口（2）通信连接，所述DDR SDRAM控制器接口（U1B）为DDR动态存储电路提供地址、数据和控制链路；所述本地总线接口（U1C）为FLASH存储电路提供接口，所述网络MAC接口（U1G）提供两路自适应网络通路，第一路与LAN接口通信电路 相连、第二路用于向IEEE 1588触发管理电路提供IEEE 1588协议的PPS时钟和I/O端口；所述主时钟和IO口（U1D）中主时钟用于为PowerPC处理器的时钟输入，IO口用于向IEEE 1588触发管理电路提供触发通路以及向LED指示模块提供控制端口。

3.根据权利要求1或2所述的B类LXI任意波形发生器，其特征在于：

所述B类LXI接口模块还包括用于实现GPIB/USB硬件通路的GPIB/USB接口电路，本地总线接口（U1C）还为GPIB接口电路提供接口，所述GPIB/USB接口电路与本地总线接口（U1C）连接。

4.根据权利要求3所述的B类LXI任意波形发生器，其特征在于：

所述IEEE 1588触发管理电路包括可编程逻辑器件FPGA（U20），所述可编程逻辑器件FPGA（U20）的LLD[0:7]数据线与PowerPC处理器（U1）的本地总线电路连接；所述可编程逻辑器件FPGA（U20）的F1588_IO与PowerPC处理器（U1）的IEEE1588 I/O端口连接；可编程逻辑器件FPGA（U20）输出端与LAN接口电路的PPS秒脉冲F1588_CLKOUT管脚连接。