[实用新型]一种基于PXIe的控制机箱有效
| 申请号: | 201120545649.3 | 申请日: | 2011-12-20 |
| 公开(公告)号: | CN202600591U | 公开(公告)日: | 2012-12-12 |
| 发明(设计)人: | 郭恩全;李淑霞;梁辉;苏佳滨;李光辉 | 申请(专利权)人: | 陕西海泰电子有限责任公司 |
| 主分类号: | G06F1/18 | 分类号: | G06F1/18;G06F1/20;G06F13/40 |
| 代理公司: | 西安智邦专利商标代理有限公司 61211 | 代理人: | 张倩 |
| 地址: | 710075 陕西*** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 基于 pxie 控制 机箱 | ||
1.一种基于PXIe的控制机箱,包括壳体以及设置在壳体里的电源单元、风扇控制板以及背板,所述电源单元给风扇控制板和背板供电,
所述风扇控制板包括风速选择电路、温度检测电路以及风扇速度控制电路,所述风速选择电路和温度检测电路的输出端与风扇组度控制电路的输入端连接,所述风扇控制电路的控制风扇的转速,
所述背板包括时钟管理电路以及信号路由电路,
所述时钟管理电路包括时钟产生电路、100MHz时钟驱动电路、10M时钟驱动电路、100MHz同步信号驱动电路、10MHz时钟切换电路、10MHz时钟驱动电路和FPGA;
所述时钟产生电路用于产生100MHz的差分时钟,100MHz时钟驱动电路用于给每个槽位提供100MHz的差分时钟,100MHz同步信号驱动电路用于输出100MHz同步信号,100MHz同步信号驱动电路用于给每个槽位提供100MHz的同步信号,10MHz时钟自动切换电路用于根据优先级自动切换产生10MHz的时钟信号,10MHz时钟驱动电路用于为各个槽位提供10MHz的时钟信号;
所述信号路由电路包括PCI Express信号路由电路和PCI扩展电路,所述信号路由电路包括第一PCI Express扩展电路、第二PCI Express扩展电路以及第三PCI Express及PCI扩展电路,
所述第一PCI Express扩展电路包括第一EEPROM接口、第一交换开关、第一参考时钟、第一JTAG口、第一PCI Express接口,所述第一交换开关分别输出至第一参考时钟、第一JTAG口和第一EEPROM接口,所述第一JTAG口输出至第一PCI Express接口;
所述第二PCI Express扩展电路包括第二EEPROM接口、第二交换开关、第二参考时钟、第二JTAG口、第二PCI Express接口,所述第二交换开关分别输出至第二参考时钟、第二JTAG口和第二EEPROM接口,所述第二JTAG口输出至第二PCI Express接口;
所述第三PCI Express及PCI扩展电路包括第三EEPROM接口、第三交换开关、第三参考时钟、第三JTAG口、第三PCI Express接口、PCI扩展、配置电路以及PCI接口,所述第三交换开关分别输出至第三参考时钟、第三JTAG口和第三EEPROM接口,所述第三JTAG口输出至第三PCI Express接口和PCI扩展,所述PCI扩展输出至PCI接口,所述配置电路输入至PCI扩展。
2.根据权利要求1所述的基于PXIe的控制机箱,其特征在于:所述风扇控制板包括风速选择电路为风扇速度选择开关(SW1),所述温度检点电路包括温敏电阻、第三接口(JP3)、第一分压电路,
所述温敏电阻插入在第三接口(JP3)中,所述第三接口(JP3)的输出端与分压电路的输入端连接,所述分压电路输出端输出sense信号;
所述风扇速度控制电路包括第一风扇控制芯片(U101)、第二风扇控制芯片(U102)、与第一风扇控制芯片(U101)输出端连接的第一MOS管(Q1)以及与第二风扇控制芯片(U102)输出端连接的第二MOS管(Q2),所述风扇速度选择开关(SW1)的控制信号输出至第一风扇控制芯片(U101)和第二风扇控制芯片(U102),所述sense信号同时输出给第一风扇控制芯片(U101)和第二风扇控制芯片(U102);所述第一风扇控制芯片U101通过控制第一MOS管(Q1)控制插到第一接口(JP1)中的风扇,所述第二风扇控制芯片(U102)通过控制第二MOS管(Q2)控制插到第二接口(JP1)中的风扇。
3.根据权利要求1或2所述的基于PXIe的控制机箱,其特征在于:所述时钟产生电路包括压控振荡器、第一电阻网络电路、时钟同步器(U2)以及低通滤波器,所述压控振荡器通过电阻网络与时钟同步器(U2)连接,所述时钟同步器U2通过低通滤波器反馈给压控振荡器。
4.根据权利要求3所述的基于PXIe的控制机箱,其特征在于:所述100MHz时钟驱动电路包括第二电阻网络电路和第一时钟驱动芯片(U3),所述第二电阻网络电路的输入端接差分时钟信号,所述第二电阻网络电路的输出端接时钟驱动芯片(U3),所述时钟驱动芯片(U3)输出给FPGA,并且产生PXIe_CLK2~PXIe_CLK8差分时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陕西海泰电子有限责任公司,未经陕西海泰电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201120545649.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:背板
- 下一篇:辅助电子器物开、闭的制动装置





