[实用新型]一种双排直插式元器件静电保护器

说明书

技术领域

本实用新型涉及一种静电保护器，尤其涉及一种双排直插式场效应元器件的静电保护器。

背景技术

场效应元器件是金属一氧化物半导体场效应集成电路简称，可以分为CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）、PMOS（P-Channel Metal Oxide Semiconductor，P沟道金属氧化物半导体）、NMOS（N-Channel Metal Oxide Semiconductor，N沟道金属氧化物半导体）等多种结构形式。因其具有功耗低、工作电压范围宽、抗干扰能力强、逻辑摆幅大、输入阻抗高、输出能力强、成本低等一系列特点，广泛应用于空间电子设备、军民电子产品及工业控制设备中，使用量之大仅次于普通集成电路。由于其具有较高输入阻抗，使该类器件在未接入电子线路前，感应电场、摩擦等产生的静电，场效应元器件的静电很难得以释放，造成其内电路的击穿，直接影响了场效应元器件的使用率。因而场效应元器件对于焊接工具、包装及使用环境要求都较为苛刻。如现有的焊接工具处理场效应元器件时很多都要进行良好接地，导致场效应元器件使用成本高，不方便。场效应元器件的包装必须使用塑料包装。尽管这样，但还是不能彻底杜绝场效应元器件发生击穿的可能，使其使用率降低，且使用成本较高。

双排直插式封装（简称DIP封装，Dual Inline-pin Package），也叫双列直插式封装或双入线封装，绝大多数中小规模集成电路或元器件均采用这种封装形式，场效应元器件也多采用DIP封装。针对DIP封装的场效应元器件，由于静电导致元器件失效尤为明显。

实用新型内容

本实用新型正是针对现有技术存在的不足，提供一种双排直插式元器件静电保护器。

本实用新型是采用以下技术手段解决上述技术问题的：一种双排直插式元器件静电保护器，包括壳体，壳体设置有凹槽，本体的宽度大于凹槽宽度，且引线脚的长度小于凹槽深度，所述壳体的凹槽中设置有凸起，凸起与引线脚过盈配合；所述凸起与引线脚的接触部位导电。

本实用新型的有益效果是：本实用新型所述的DIP封装元器件防静电保护器，利用了双排直插式引线脚的结构，从根本上杜绝了元器件在接入电子线路通电前因焊接摩擦、感应等造成的静电击穿，方便对元器件进行存贮、运输、作业、使用等。对焊接工具、工作间环境无特殊要求，且可以多次循环使用，实际使用效果好。

附图说明

图1是本实用新型所述的双排直插式元器件主视图；

图2是本实用新型所述的双排直插式元器件左视图；

图3是本实用新型所述的双排直插式元器件静电保护器安装结构示意图；

图4是图3中保护器结构示意图。

具体实施方式

下面将结合具体的实施例来说明本实用新型的内容。

如图1所示，为本实用新型所述的双排直插式元器件主视图，图2为其左视图。本实用新型所述的双排直插式元器件包括本体1和引线脚2。引线脚2为双排，对称分布在本体1的一侧。引线脚2固定在本体1上，本体1利用引线脚2与印制电路板接触，进而接入电路工作。

由于场效应元器件在包装、运输或作业过程中，双排引线脚2容易起静电，而场效应元器件具有较高输入阻抗，因此这些因感应电场、摩擦等产生的静电很难得以释放，容易造成本体1内的电路击穿，直接影响了场效应元器件的使用率。

如图3所示，为本实用新型所述的DIP封装的场效应元器件静电保护器安装结构示意图，图4为图3中静电保护器结构示意图。壳体3设置有凹槽4，本体1的宽度大于凹槽4宽度，且引线脚2的长度h小于凹槽4深度H。这样，当元器件放入壳体3中时，本体1支撑在壳体3上。在壳体3的凹槽4中设置有凸起5，凸起5与引线脚2过盈配合，且凸起5与引线脚2接触部位导电，能够将静电荷对外释放。这样，当元器件放入壳体3中时，引线脚2卡在凸起5上，不会产生晃动和摩擦，尽量避免产生静电，并且由凸起5与引线脚2的接触部位将电荷释放，进而避免产生电路击穿。

一般情况下，壳体3可以采用高导电橡胶成型或者由软金属材料或其他类似导电材料制成。这样利用壳体3中的凸起5与引线脚2接触，使得静电荷能得以及时释放，避免了场效应元器件发生静电击穿。需要时，壳体3还可以采用绝缘材料制成，在凸起5与引线脚2的接触部位涂覆一层导电材料，可以由导电材料与引线脚2接触，同样也可以实现释放静电的目的，这并不脱离本实用新型的实质。