[实用新型]一种时钟信号丢失检测电路

说明书

技术领域

本实用新型涉及一种时钟信号丢失检测电路及方法，属于电子技术领域。通过时钟信号丢失检测电路及方法技术方案的实施，可以实现时钟丢失检测，避免由于电路系统使用的主时钟丢失而不能维持系统的操作。

背景技术

时钟信号是数字集成电路和数模混合电路工作的基准信号，可能在电路系统的内部或外部产生。由于晶体振荡器具有很高的品质因数，目前集成电路设计使用的时钟信号大多数都由晶体振荡器提供，时钟信号的准确度和稳定度决定了电路系统功能的可靠性。而时钟信号的缺失和时钟频率的快慢对电路的工作状态有很大的影响，可能导致电路系统无法正常操作或性能下降，因此在电路系统设计中需要一个时钟信号丢失检测电路。

根据资源消耗和失效效果可以将时钟检测分为两类：时钟丢失检测和频率偏移检测。前者只能显示时钟是否丢失，后者能对时钟信号的准确度进行具体分析。在现有技术中，对时钟信号的检测方法通常是在逻辑电路中放置计数器，将被检测信号进行分频，得到分频后的信号，用高频时钟信号驱动计数器对分频后的信号进行检测。如果要求检测时钟的频率高于被检测时钟的频率，当被检测时钟的频率很高时，检测时钟频率的选择将成为技术瓶颈。

另一方面，随着集成电路的深亚微米制造工艺以及设计技术的迅速发展，芯片设计的复杂性迅速增加，而市场竞争的压力迫使设计者应该最大限度地缩短设计周期。如何利用前人的成功设计经验和设计资料十分必要，这就要求设计者能够重复使用已经设计并经过验证的知识产权模块IP(Intellectual Property)。由于IP核已经进行了验证，设计者可以专注于整个系统的设计，从而提高设计速度，充分利用现有资源，降低成本，缩短产品上市时间。

实用新型内容

实用新型目的：针对现有技术中存在的问题与不足，本实用新型提供一种简单、有效、稳定的时钟信号丢失检测的电路及方法。

技术方案：一种时钟信号丢失检测电路，包括分频模块、计数模块、移位模块、比较模块和检测模块；所述分频模块的输出端连接移位模块的输入端；所述移位模块的输出端连接比较模块；所述比较模块的输出为计数器的重载信号；所述检测模块在检测时钟的上升沿触发时，根据计算模块的计数值是否为0来判断被检测时钟是否丢失。

所述分频模块包括第一集成触发器。

所述计数模块包括一个计数器。

所述移位模块包括第二集成触发器、第三集成触发器、第四集成触发器和第五集成触发器；第二集成触发器的输出为第三集成触发器的输入，第三集成触发器的输出为第四集成触发器的输入，第四集成触发器的输出为第五集成触发器的输入，第二集成触发器的输入为分频模块的检测时钟的二分频时钟信号；在被检测时钟的上升沿触发时，第二集成触发器、第三集成触发器和第四集成触发器的输出依次移位。

所述比较模块包括一个与门、第一比较器、第二比较器和第三比较器；第一比较器把第二集成触发器的输出与第三集成触发器的输出进行比较，第二比较器把第三集成触发器的输出与第四集成触发器的输出进行比较，第三比较器把第四集成触发器的输出与第五集成触发器的输出进行比较；第一比较器、第二比较器和第三比较器的输出作为与门的输入，与门的输出为计数器的重载信号。

所述检测模块包括一个或门和第六触发器。

一种用于上述的时钟信号丢失检测电路的方法，时钟信号丢失检测电路接收稳定的检测时钟和被检测时钟两个时钟信号，其中检测时钟为低频时钟，被检测时钟为高频时钟；由检测时钟指示被检测时钟是否丢失，实现过程分为五个部分：分频部分、计数部分、移位部分、比较部分、检测部分。

所述分频部分通过第一集成触发器，接收检测时钟作为时钟脉冲CP，输出检测时钟的二分频时钟信号，并与检测时钟同步；

所述计数部分通过一个计数器，计数使能后，由重载信号控制计数器是否重载，重载信号为1时，计数器重新加载计数值，重载信号为0时，计数器递减计数至0；计数器的计数器递减计数至0以后，如果重载信号仍然为0，则计数器保持为0不变，计数器既不复位也不使能时，计数器保持为0；

所述移位部分包括第二集成触发器、第三集成触发器、第四集成触发器和第五集成触发器；第二集成触发器的输出为第三集成触发器的输入，第三集成触发器的输出为第四集成触发器的输入，第四集成触发器的输出为第五集成触发器的输入，第二集成触发器的输入为分频模块的检测时钟的二分频时钟信号；在被检测时钟的上升沿触发时，第二集成触发器、第三集成触发器和第四集成触发器的输出依次移位；