[实用新型]一种基于IRIG-B码的实时时钟显示系统

权利要求书

1.一种基于IRIG-B码的实时时钟显示系统，其特征在于：包括单片机，在单片机上连接有电源电路和显示电路。

2.根据权利要求1所述的一种基于IRIG-B码的实时时钟显示系统，其特征在于：所述的电源电路包括集成线性稳压芯片U5、以及与电源连接的磁珠CZ1，磁珠CZ1与集成线性稳压芯片U5连接，在磁珠CZ1与集成线性稳压芯片U5之间还并联有两个滤波用的贴片电容C14、C15，滤波后的电源直接连接在集成线性稳压芯片U5的Vin上，同时还通过电阻R19连接在集成线性稳压芯片U5的En上，通过电阻R18连接在集成线性稳压芯片U5的AJ上，集成线性稳压芯片U5的Vo输出电压VCC，VCC经过两个并联的贴片电容C12、C13滤波后作为单片机的驱动电源连接在单片机上。

3.根据权利要求1所述的一种基于IRIG-B码的实时时钟显示系统，其特征在于：单片机的VCC与电源电路连接，单片机的P4.3管脚接入BIN，同时，单片机的P3.3、P3.2管脚分别与触发器U6B的CLK、Q管脚连接，单片机的P2.0～P2.5以及P0.0～P0.7分别与显示电路连接。

4.根据权利要求3所述的一种基于IRIG-B码的实时时钟显示系统，其特征在于：所述显示电路包括两个输出缓冲器U3、U4，输出缓冲器U3与单片机的P2.0～P2.5连接，并输出六个控制信号DR0～DR5；输出缓冲器U4与单片机的P0.0～P0.7连接，并输出八个数码管触发信号D0～D7，D0～D7分别经过电阻R10～R17连接在三个显示器上，三个显示器的控制端口分别与输出缓冲器U3六个控制信号DR0～DR5连接。