[实用新型]一种基于STM32串口转以太网控制装置

权利要求书

1.一种基于STM32串口转以太网控制装置, 包括电源电路、微控制单元电路、JTAG调试接口电路、串口通信接口电路、以太网物理接口收发器控制电路，其特征在于：

所述电源电路包括电源稳压芯片、双引脚电源接插件、整流二极管、发光二极管、电感、一个贴片电阻、两个钽电容、四个瓷片电容；电源稳压芯片的3脚与第一瓷片电容的一端、第一钽电容的正极、整流二极管的阴极连接，整流二极管的阳极接双引脚电源接插件的一个脚，双引脚电源接插件的另一个脚、第一瓷片电容的另一端、第一钽电容的负极接地；电源稳压芯片的2脚与第二瓷片电容的一端、第二钽电容的正极、第一贴片电阻的一端、电感的一端连接，作为电源输出端；第一贴片电阻的另一端与发光二极管的阳极连接，第三瓷片电容和第四瓷片电容并联后的一端与电感的另一端连接，作为参考电压输出端；第三瓷片电容和第四瓷片电容并联后的另一端、发光二极管的阴极、第二钽电容的负极、第二瓷片电容的另一端、电源稳压芯片的1脚接地；

所述的微控制单元电路包括STM32互联性处理器、扩展引脚、晶振、两个按钮、三个贴片电阻、十一个瓷片电容；STM32互联性处理器的39～46脚分别与扩展引脚的八个引脚连接；STM32互联性处理器的37脚与第二贴片电阻的一端连接，第二贴片电阻的另一端接地；STM32互联性处理器的6脚与第三贴片电阻的一端连接，第三贴片电阻的另一端与第五瓷片电容的一端、第一按钮的一端连接，STM32互联性处理器的94脚、第五瓷片电容的另一端、第一按钮的另一端接地；第一晶振的一端与STM32互联性处理器的12脚、第六瓷片电容的一端连接，第一晶振的另一端与STM32互联性处理器的13脚、第七瓷片电容的一端连接，第六瓷片电容的另一端和第七瓷片电容的另一端接地；STM32互联性处理器的14脚与第二按钮的一端、第八瓷片电容的一端、第四贴片电阻的一端连接，作为复位引脚，第八瓷片电容的另一端和第二按钮另一端接地；STM32互联性处理器的21脚与第九瓷片电容的一端与电源电路中的参考电压输出端连接，第九瓷片电容的另一端接地；STM32互联性处理器的19脚和20脚连接后接地；STM32互联性处理器的22脚与第十瓷片电容的一端连接，第十瓷片电容的另一端接地；STM32互联性处理器的10脚、27脚、49脚、74脚和99脚接地；STM32互联性处理器的11脚、28脚、50脚、75脚和100脚相连接，并与第十一瓷片电容、第十二瓷片电容、第十三瓷片电容、第十四瓷片电容、第十五瓷片电容并联后的一端连接，并联后的另一端接地；STM32互联性处理器的6脚、11脚、22脚、28脚、50脚、75脚和100脚、第四贴片电阻的另一端与电源电路中的电源输出端连接；

所述的JTAG调试接口电路包括十引脚接插头和六个贴片电阻；十引脚接插头的3脚与第七贴片电阻的一端连接、5脚与第六贴片电阻的一端连接、7脚与第五贴片电阻的一端连接、9脚与第八贴片电阻的一端连接、4脚与第九贴片电阻的一端连接、6脚与第十贴片电阻的一端连接，十引脚接插头的10脚接地；十引脚接插头的1脚和2脚、第五贴片电阻的另一端、第六贴片电阻的另一端、第七贴片电阻的另一端、第九贴片电阻的另一端、第十贴片电阻的另一端连接后接电源电路中的电源输出端，第八贴片电阻的另一端接地；十引脚接插头的3脚接STM32互联性处理器的14脚、5脚接STM32互联性处理器的72脚、7脚接STM32互联性处理器的77脚、9脚接STM32互联性处理器的76脚、4脚接STM32互联性处理器的90脚、6脚接STM32互联性处理器的89脚；

所述的串口通信接口电路包括RS-232收发器芯片、RS-232串口通信接口和四个瓷片电容；RS-232收发器芯片的7脚与RS-232串口通信接口的输入端连接、8脚与RS-232串口通信接口的输出端连接、9脚与STM32互联性处理器的68脚连接、10脚与STM32互联性处理器的69脚连接,4脚和5脚分别与第十八瓷片电容的两端连接，1脚和3脚分别与第十九瓷片电容的两端连接，6脚与第十六瓷片电容的一端连接，2脚与第十七瓷片电容的一端连接；RS-232收发器芯片的15脚和第十六瓷片电容的另一端接地，RS-232收发器芯片的16脚和第十七瓷片电容的另一端与电源电路中的电源输出端连接；

所述的以太网物理接口收发器控制电路包括以太网物理接口收发器控制器芯片、RJ45接口、有源晶振、钽电容、十六个贴片电阻和九个瓷片电容；以太网物理接口收发器控制器芯片的39脚与第十一贴片电阻的一端连接、40脚与第十二贴片电阻的一端连接，第十一贴片电阻的另一端和第十二贴片电阻的另一端接地，以太网物理接口收发器控制器芯片的7脚与第十三贴片电阻的一端连接、34脚与第十四贴片电阻的一端连接、24脚与第十五贴片电阻的一端连接，以太网物理接口收发器控制器芯片的37脚、18脚、23脚与第三钽电容的正极连接，第二十瓷片电容、第二十一瓷片电容、第二十二瓷片电容并联后的一端与第三钽电容的正极连接，并联后的另一端接地，第二十三瓷片电容的一端与有源晶振的3脚连接，有源晶振的2脚、第二十三瓷片电容的另一端、第三钽电容的负极接地；以太网物理接口收发器控制器芯片的21脚与第二十二贴片电阻的一端连接、20脚与第二十三贴片电阻的一端连接、28脚与第二十四贴片电阻的一端以及RJ45接口的10脚连接、27脚与第二十五贴片电阻的一端连接、26脚与第二十六贴片电阻的一端以及RJ45接口的11脚连接；第二十四瓷片电容、第二十五瓷片电容、第二十六瓷片电容并联后的一端与以太网物理接口收发器控制器芯片的32脚连接，并联后的另一端接地，以太网物理接口收发器控制器芯片的15脚、19脚、35脚、36脚、47脚接地；以太网物理接口收发器控制器芯片的17脚与第十六贴片电阻的一端以及RJ45接口的1脚连接、16脚与第十七贴片电阻的一端以及RJ45接口的2脚连接、14脚与第十八贴片电阻的一端以及RJ45接口的3脚连接、13脚与第十九贴片电阻的一端以及RJ45接口的6脚连接，RJ45接口的4脚和5脚、第二十七瓷片电容的一端、第二十八瓷片电容的一端、第十六贴片电阻的另一端、第十七贴片电阻的另一端、第十八贴片电阻的另一端、第十九贴片电阻的另一端、第二十贴片电阻的另一端、第二十一贴片电阻的另一端与电源电路中的电源输出端连接，第二十七瓷片电容的另一端和第二十八瓷片电容的另一端接地；第十三贴片电阻的另一端、第十五贴片电阻的另一端、第二十二贴片电阻的另一端、第二十三贴片电阻的另一端、第二十四贴片电阻的另一端、第二十五贴片电阻的另一端、第二十六贴片电阻的另一端、第二十三瓷片电容的另一端与电源电路中的电源输出端连接；以太网物理接口收发器控制器芯片的22脚、32脚、48脚与电源电路中的电源输出端连接，2脚与STM32互联性处理器的48脚连接，3脚与STM32互联性处理器的51脚连接，4脚与STM32互联性处理器的52脚连接，43脚与STM32互联性处理器的56脚连接，44脚与STM32互联性处理器的57脚连接，41脚与STM32互联性处理器的47脚连接，40脚与STM32互联性处理器的55脚连接，31脚与STM32互联性处理器的16脚连接，30脚与STM32互联性处理器的26脚连接，29脚与STM32互联性处理器的14脚连接。