[实用新型]一种基于FPGA的多CPU共享数据采样系统

说明书

技术领域

本实用新型涉及一种为电力系统自动装置提供高速数据采集和多CPU共享采样数据的系统，属于电力自动化技术领域。

背景技术

在电力系统中，几乎所有自动化装置都需要有一个实时、高速的数据采集系统，而且有时为了冗余，要求装置采用多CPU并行运行，并且每个CPU都能从采集系统获取采样数据，尤其对双态故障录波，要求有两个录波CPU,一个负责暂态录波，一个负责常态录波，两个录波CPU共享一组交流采集回路，采样速度不能低于10KHz，如果两个录波CPU自己负责数据采集，这样既耗CPU资源，对多任务系统下的操作系统也是一种负担，而且增加了硬件设计的复杂程度。

发明内容

本实用新型所要解决的技术问题是为电力系统自动装置提供一种高速、实时数据采集以及多CPU共享采样回路的采样系统。

为解决上述技术问题，本实用新型是通过采取以下技术方案来实现的：

一种基于FPGA的多CPU共享数据采样系统，包括FPGA(现场可编程门阵列)处理器，其特征在于：还包括与FPGA处理器相连的同步A/D转换器，同步A/D转换器与高速采样保持器相连，高速采样保持器和多路开关相连。 

前述的基于FPGA的多CPU共享数据采样系统，其特征在于：所述FPGA处理器包括以下接口：

1）同步采样脉冲接口，是与外部GPS(全球卫星定位系统)装置或者同步脉冲发生器的接口；

2）两个扩展SPI接口，通过扩展SPI总线与多个主CPU点对点相连，用于同时向多个主CPU提供高速采样数据，采样率可达10KHz；

3）A/D采集接口，与同步A/D转换器相连，由FPGA产生采样时序并读取采样数据，同时FPGA在同步脉冲的节拍下产生采样保持信号、控制多路开关信号。

本实用新型的设计原理：把系统的数据采集、多CPU共享采样回路放在一个廉价的高速FPGA上实现，由它来在外部同步信号下去对所有模拟量回路进行同步、高速数据采集，并且把采样数据通过高速扩展SPI总线同步传送给多CPU,从而满足实际应用中对录波装置或其嵌入式装置在多CPU共享同一个采样回路时高速、实时、同步数据采集的要求。

本实用新型的有益效果是：

本实用新型解决了多CPU共享同一个交流回路的高速、实时、同步采样数据需要主CPU较大开销，交流回路共享难于实现的难题，大大降低了电力系统暂、常录波装置或其他自动化装置在多CPU共享同一采集回路时设计的复杂度和硬件成本。

附图说明

    图1为本实用新型的基于FPGA的多CPU共享数据采样系统硬件示意图；

图2为本实用新型的电路原理图；

图3为本实用新型实施实例的工作过程图。

具体实施方式

以下结合附图对本实用新型作具体的介绍。

本实用新型的数据采样系统，由低廉的高速大规模现场可编程逻辑FPGA控制器组成的一个嵌入式实时数据采集系统。硬件系统工作的时候，FPGA通过边沿检测技术实时检测外部的同步脉冲，当出现上升沿（或者下降沿）时，立刻无延时地发出采样保持脉冲，采样保持器将此采样时刻的模拟量信号保持住，然后FPGA在40us内完成所有通道A/D转换，并且把采样数据通过扩展SPI总线发送给每个CPU。对其它CPU本实用新型提供一个24M的扩展SPI口，该SPI的时钟最高可工作在48M,并且采用双数据线，每个clock可向外传送两位，一个16位的采样值只需8个clock完成，两个SPI接口可同步向多CPU发送采样值，主CPU只需要配以串转并接模块通过SPI总线在接收完一个采样周期的所有采样值后CPU读取采样值即可。

本实施例的基于FPGA的多CPU共享数据采样系统，用于暂、常态故障录波装置的双录波CPU，为暂态录波CPU和常态录波CPU共享采样回路提供高速、同步采样数据，或者用于其他电力系统自动化装置在多CPU冗余工作时，采样数据统一由采集系统提供。FPGA采用ALTERA公司的EP1C6T144，数模转换芯片可采用TI公司的ADS8556，软件编程采用verilog语言，真正实现软件功能硬件化。

以上已以较佳实施例公开了本实用新型，然其并非用以限制本实用新型，凡采用等同替换或者等效变换方式所获得的技术方案，均落在本实用新型的保护范围之内。