[实用新型]基于FPGA实现的数字滤波器

说明书

技术领域

本实用新型涉及一种数字滤波器，尤其是涉及一种基于现场可编程门阵列（FPGA，Field－Programmable Gate Array）实现的数字滤波器。 

背景技术

在数字信号处理领域中，数字滤波器分为有限脉冲响应（FIR）和无限脉冲响应（IIR）两大类。FIR滤波器具有线性和稳定两大优点，在当今的数字信号处理系统中，采用FIR滤波器的应用很广泛。 

数字滤波器的实现方案大致有如下几种：1、采用DSP芯片实现；2、采用专用芯片实现；3、采用现场可编程门阵列（FPGA，Field－Programmable Gate Array）来实现。而FPGA对于实现滤波器具有广泛的灵活性，且具有极高的并行处理能力，并可以较大的提高产品研发和生产的速度，所以通过FPGA来实现滤波器是目前数字信号处理领域实现集成化的重要方向。 

FPGA是可以由用户进行编程来实现各种数字逻辑功能的数字集成电路，利用其内部的逻辑结构实现任何的布尔表达式、寄存器函数及各种时序控制。目前，随着FPGA技术的发展，FPGA 集成度越来越高（器件内部可用逻辑门可达数千万门），运行速度快（管脚间的延时小，仅几个ns）。各大生产厂商利用自己器件的优势，再配合软件构建了许多常用的知识产权（IP），用它来设计数字电路可以简化系统设计，缩小数据规模，提高系统的稳定性。 

现在，越来越多的设计人员，将系统设计模块化，并将经过优化验证的模块代码设计进行重用，为设计带来了快捷和方便。这种方法极大的提高开发效率，降低研发费用，缩短研发周期，减少产品的上市时间。 

现有的FPGA厂商随着技术的进步，在优化FPGA结构、增加内部缓存资源及增加各类可定制IP方面加大投入，使硬件设计人员有更大范围更好的借用其成熟的技术平台开发产品，比如：Xilinx的某些逻辑器件将其结构单元的Slice支持两个附加的功能，即用分布式RAM存储数据和用32位寄存器进行数据移位，加大内部RAM的容量，增加可用于信号处理的硬IP，等等。 

在目前的数字滤波器的实现方案中，大都停留在常规的优化方向：减少关键路径的逻辑级数、资源共享、流水线、复制电路等方法去减少逻辑资源及改善时序，这种实现方案在芯片逻辑资源比较紧张的情况下将会引起时序问题，对系统稳定性产生不良的后果。 

具体来说，目前数字滤波器的实现方案中以下一方面或多方面的缺陷： 

1、未充分利用逻辑器件内部的特殊结构，这样就会无形的浪费了部分逻辑资源，从而增加逻辑资源的占有率，引起产品的性能、价格方面的弱势。

2、通过寄存器移位进行数据延时，采用查找表（LUT）进行打拍延时，如果移位信号小于或大于一个查找表（LUT）的输入位宽的话，那么数据延时将会成倍的增加查找表（LUT）的使用数量。从而造成资源的浪费。 

3、采用资源共享的方法来优化逻辑资源，但造成了模块处理数据速率降低，使模块的数据吞吐下降。 

4、采用复制电路来减小关键路径的扇出，从而达到改善时序的目的，但会造成逻辑资源的增加。 

5、优化模块内部的运算模块，使加法器和乘法器运行速度更快或者使其占用的逻辑资源下降。 

实用新型内容

为解决现有数字滤波器的不足，本实用新型提出一种基于FPGA实现的数字滤波器，占用FPGA内部的逻辑资源较少、系统稳定且实现成本低。 

本实用新型采用如下技术方案实现：一种基于FPGA实现的数字滤波器，其包括： 

用于存储待处理的滤波数据的滤波数据存储器；

用于存储滤波系数的滤波系数存储器；

用于控制滤波数据、滤波系数分别存入滤波数据存储器、滤波系数存储器，并控制滤波数据存储器和滤波系数存储器进行缓存移位操作，按序分别读出滤波数据和相应的滤波系数的读写控制单元，其分别连接滤波数据存储器和滤波系数存储器；

用于控制运算单元进行滤波运算的运算控制单元；

用于对滤波数据和相应的滤波系数进行滤波运算，输出滤波运算结果的运算单元，其分别连接滤波数据存储器、滤波系数存储器和运算控制单元。

其中，所述数字滤波器还包括：用于将滤波数据输入单元输出的多路的滤波数据通过分时复用，输出1路滤波数据至滤波数据存储器的第一分时复用电路，其连接在滤波数据输入单元与滤波数据存储器之间。 

其中，所述数字滤波器还包括：在运算单元的输出端连接第二分时复用电路。