[实用新型]一种带隙电压基准源

权利要求书

1.一种带隙电压基准源，包括：偏置电路、启动电路和一阶基准电路，其特征在于，还包括，温度补偿电路和误差放大器电路，其中，所述的偏置电路为所述的带隙电压基准源提供偏置电压，所述的启动电路用于使一阶基准电路正常工作，所述一阶基准电路产生低温度系数的基准电压，所述的温度补偿电路用于对一阶基准电路进行温度补偿，所述误差放大器电路用于稳定一阶基准电路的工作点；

所述一阶基准电路包括第一NPN管、第二NPN管、第一PMOS管、第二PMOS管、第一电阻、第二电阻、第三电阻和第四电阻；

所述的温度补偿电路包括第三NPN管、第一NMOS管、第五电阻、第六电阻和第七电阻；

所述的启动电路包括第四NPN管、第五NPN管、第六NPN管、第三PMOS管、第四PMOS管、第八电阻、第九电阻和第十电阻；

具体连接关系如下：

第一NPN管的基极与第二NPN管的基极、所述启动电路的第四NPN管的发射极相连，同时作为基准输出电压，第一NPN管和第二NPN管的集电极分别与第一电阻和第二电阻的一端相连，同时第一NPN管和第二NPN管的集电极分别与误差放大器电路的负向输入端和正向输入端相连，第一电阻和第二电阻的另一端与第二PMOS管的漏极相连，第二PMOS管的源极与外部电源相连，栅极与所述启动电路的第四PMOS管的栅极相连，第一PMOS管的源极与第二PMOS管的漏极相连，栅极连接于所述启动电路的第八电阻和第九电阻的之间，漏极与地相连，第一NPN管的发射极与第三电阻的一端相连，第三电阻的另一端通过第四电阻接地；

第五电阻、第六电阻和第七电阻顺次相连于一阶基准电路中第一NPN管与第二NPN管的基极与地之间，第三NPN管的集电极与一阶基准电路中第二NPN管集电极相连，第三NPN管的基极与第六电阻和第七电阻有共同连接的那一端相连；第一NMOS管的漏极与第三NPN管QN6的集电极相连，栅极与第五电阻和第六电阻有共同连接的那一端相连，第三NPN管的发射极和第一NMOS管的源极相连，并与一阶基准电路中的第三电阻和第四电阻有共同连接的那一端相连；

第五NPN管的基极与集电极短接，并与第六NPN管的发射极相连，第五NPN管的发射极与地相连，第六NPN管的基极与集电极短接，并分别连接于第四NPN管的基极和第四PMOS管管的漏极，第四PMOS管的栅极与偏置电路的一个输出端相连，同时连接于一阶基准电路的第二PMOS管的栅极，第八电阻、第九电阻和第十电阻顺次连接于第四NPN管的发射极与地之间，第四NPN管的集电极与第三PMOS管的漏极相连，第三PMOS管的栅极与漏极短接，第三PMOS管和第四PMOS管的源极与外部电源相连。

2.根据权利要求1所述的带隙电压基准源，其特征在于，所述的误差放大器电路包括：NPN管QAN1、QAN2、QAN3、QAN4、QAN5和QAN6，PNP管QAP1和QAP2，PMOS管MAP1、MAP2、MAP3、MAP4、MAP5、MAP6、MAP7和MP5，NMOS管MAN1、MAN2、MAN3和MAN4，电阻RAP1、RAP2、RAP3和RAP4，电容C0，其中，MAP1、MAP3、MAP5和MAP7的源极与电源相连，栅极相连；MAP1、MAP3和MAP5的漏极分别与MAP2、MAP4和MAP6的源极相连，MAP2、MAP4和MAP6的栅极相连，MP7的漏极与MAN4的漏极相连，并作为误差放大器电路的输出端，MAN4的源极与地相连，栅极与MAN3的漏极相连，MAN1、MAN2和MAN3的源极接地，栅极相连；QAN1和QAN2的基极为误差放大器电路的输入端，集电极与电源相连，QAN1的发射极与QAP1的基极、MAN1的漏极相连，QAN2的发射极与QAP2的基极、MAN2的漏极相连，QAP1和QAP2的发射极相连，并连接与MAP2的漏极相连，QAP1的集电极与QAN3的发射极、MP4的源极相连，QAP2的集电极与QAN4的发射极相连，QAN3和QAN4的基极、QAN5的发射极相连，QAN3和QAN4的集电极分别与MAP4和MAP6的漏极相连，QAN5的基极与QAN3的发射极相连，集电极与电源相连，电阻RAP1、RAP2、RAP3分别连接与QAN3、QAN4和QAN5的发射极与地之间，QAN6的基极、发射极与QAN4的集电极、MAN3的漏极相连，电阻RA4和电容C0顺次连接于QAN6的基极MP5的源极和MAN4的漏极之间，MP5的漏极与外部电源相连。

3.根据权利要求2所述的带隙电压基准源，其特征在于，所述的误差放大器电路中的PMOS管MP5栅极与所述的启动电路第三PMOS管的栅极相连。