[实用新型]一种多输入-多时钟维持阻塞型D触发器

权利要求书

1.一种多输入-多时钟维持阻塞型D触发器，包括一个多输入基本锁存器和两个及以上输入单元；其特征在于：任一所述输入单元的两输出端分别连接到所述多输入基本锁存器的输入端，以组成维持阻塞型D触发器；所述输入单元包括数据输入端和时钟触发端。

2.根据权利要求1所述的一种多输入-多时钟维持阻塞型D触发器，其特征在于：所述输入单元由两个基本锁存器组成；所述两基本锁存器都有一个输入端为所述的时钟触发端。

3.根据权利要求1或2所述的一种多输入-多时钟维持阻塞型D触发器，其特征在于：所述多输入-多时钟维持阻塞型D触发器包括优先级电路，所述优先级电路输出端接入到所述输入单元的时钟触发端。

4.根据权利要求3所述的一种多输入-多时钟维持阻塞型D触发器，其特征在于：所述优先级电路包括一个及以上与门电路，所述与门电路的个数比所述输入单元个数少一个；除优先级最高的所述输入单元外，任一所述与门电路的输入端连接所有高优先级输入单元的时钟信号和所连接的输入单元的时钟信号。

5.根据权利要求4所述的一种多输入-多时钟维持阻塞型D触发器，其特征在于：所述输入单元为3个。