[实用新型]一种四路龙芯CPU与芯片组连接的装置

说明书

技术领域

本实用新型涉及龙芯CPU与芯片组互联，具体涉及一种四路龙芯CPU与芯片组连接的装置。 

背景技术

多路CPU主板设计中，CPU之间以及主CPU和芯片组之间主从控制和相互通信是非常重要的。例如Intel CPU是通过CPU内置APIC(Advanced Programmable Interrupt Controllers)单元通过中断来完成CPU间及CPU和芯片组间相互通信。 

实用新型内容

为了在龙芯主板上也实现多路CPU，本实用新型一种四路龙芯CPU与芯片组连接的装置。 

一种四路龙芯CPU与芯片组连接的装置，包括4颗龙芯CPU，北桥芯片RS780E和南桥芯片SB710； 

其中，所述龙芯CPU通过低八位HT总线与顺时针相邻的龙芯CPU的高八位HT总线相连接，通过高八位HT总线与逆时针相邻的龙芯CPU的低八位HT总线相连接； 

北桥芯片RS780E与被设置为主CPU的龙芯CPU通过16位HT总线相连接，北桥芯片RS780E和南桥芯片SB710通过A_Link总线相连 接。 

本实用新型灵活应用龙芯3A处理器HT总线接口实现两颗CPU以及主CPU和芯片组之间的互联，很好的解决了在四路龙芯主板设计中CPU与CPU及CPU与芯片组之间主从控制和相互通信的问题。 

附图说明

图1是本实用新型结构示意图 

具体实施方式

龙芯3A处理器有两个16位HT总线控制器。其中HT0总线接口支持多处理器互联，并且可以通过硬件自动维护不同CPU之间的一致性请求。每一个16为HT总线控制器又可以分为两个8位HT总线控制器。 

在四路龙芯刀片设计过程中，首先将每颗CPU的ICCC_EN信号上拉，使CPU工作在多芯片一致性互联模式。四路龙芯刀片CPU与CPU及CPU与芯片组互联拓扑结构如图1所示。每个CPU的HT0总线通过HT0_8x2信号分为两个8位HT总线控制器；通过HT0_Lo_mode和HT0_Hi_mode信号分别将低8位HT0总线设置为主模式，高8位HT0总新设置为从模式。每个CPU都通过NODE_ID[1:0]信号设置唯一的编号，如00，01，10，11，CPU采用X-Y路由方法，即如果从11向00发出请求，则为11向00路由，首先走X方向，从11走到10，再走Y方向，从10走到00。而在请求的响应从00返回11时，路由首先走X方向，从00到01， 再走Y方向，从01到11。至此完成四路龙芯3A CPU互联。 

CPU0 16位HT1总线和北桥RS780E互联。AMD芯片组有专门的CPU接口，该接口信号主要是控制和管理用于和CPU互联的HT总线信号。此处需要将CPU0 HT1控制器设置为从模式，统一由南桥来管理。