[实用新型]一种TFT移位寄存器版图的拓扑结构

说明书

技术领域

本实用新型涉及一种TFT寄存器电路，尤其是基于金属诱导横向结晶技术的PMOS多晶硅TFT寄存器，更具体地，涉及一种TFT移位寄存器版图的拓扑结构。

背景技术

过去几年，TFT(薄膜晶体管)电路因适应时代发展和大规模应用而被广泛研究。

制造TFT电路可以选择多晶硅薄膜晶体管(poly-Si TFT)，非晶硅薄膜晶体管(a-Si TFT)，有机薄膜晶体管或单晶硅薄膜晶体管。对非晶硅薄膜晶体管和有机薄膜晶体管而言，因存在某些固有缺陷造成低迁移率和高阈值电压，从而阻碍了大规模电路集成的实现。近几年也有关于在玻璃基板上尝试转移单晶硅层的报道。此外，最近一些文献也表明单晶硅薄膜晶体管(SGSi-TFT)经特殊制造工艺有可能成为大规模数字和模拟电路系统。

对TFT电路最受关注的方面是工艺变化和制造成本。为了使TFT电子元件组合成高性能电路，低温多晶硅(LTPS)技术仍然应用最广。金属诱导横向结晶(MILC)技术在实现p型多晶硅薄膜晶体管方面被认为是具有应用前景的技术。然而，因多晶硅固有的晶界会对器件性能(如迁移率和均匀性)造成负面的影响，用这个简化工艺来实现高性能电路会遇到许多困难，进程也非常缓慢。

TFT移位寄存器电路是面板系统(SOP)的整合过程中非常关键的电路。目前主要采用CMOS TFT电路，PMOS TFT电路。在现有的多晶硅工艺中，P型多晶硅器件比N型多晶硅具有较低的活化温度，受热载流子效应的影响小，因此器件具有更好的稳定性。而且P型TFT电路的制备与CMOS TFT电路的制备相比，只需要一次P型离子注入的工序。因此，PMOS TFT电路具有较大的优势。

当前PMOS工艺以激光晶化为主，相对激光晶化，MIC(金属诱导结晶)/MILC工艺成本大大降低，但器件存在阈值电压高，亚阈值摆幅大，迁移率低等不足。

因此MIC/MILC PMOS TFT移位寄存器电路常存在以下缺点：

(1)为弥补阈值电压高，迁移率低的不足，在测试中的激励信号使用了较大的电压脉冲，但由于TFT寄生电容的影响，出现很大的噪声和延迟，导致波形失真。

(2)由于多晶硅器件的不均匀性，级联结构的电路信号畸变会被放大，最终导致电路失效。

实用新型内容

为了解决MIC/MILC PMOS TFT移位寄存器电路的上述缺点，本实用新型提供了一种TFT移位寄存器电路和一种TFT移位寄存器版图的拓扑结构，可优化电路拓扑结构，精简电路中晶体管的数量，弥补和改善器件的均匀性。

本实用新型提供一种TFT移位寄存器电路，包括5个P型晶体管，分别为晶体管P2、P5、P6、P7、P8，其中P6、P7为共源结构，P6、P7的源极均接至VDD，P6的栅极接至P7的漏极，并与P8的源极相接，P7的栅极接至P6的源极并与P5的源极相接，P5的栅极接至P2的漏极，P8的栅极与P2的栅极接至时钟信号CLK1，P5的漏极与时钟信号CLK2相连接。

根据本实用新型提供的TFT移位寄存器电路，其用作移位寄存器的一个单元。

根据本实用新型提供的TFT移位寄存器电路，其中P型晶体管为PMOS多晶硅薄膜晶体管，该PMOS薄膜晶体管由金属诱导结晶技术或金属诱导横向结晶技术制成。

本实用新型提供一种TFT移位寄存器版图的拓扑结构，在该拓扑结构中，诱导孔的方向垂直于晶体管的沟道方向；该拓扑结构包括多个沟道宽度相同且沟道长度相同的晶体管；多个所述晶体管级联以等效于一个大尺寸晶体管。

其中所述级联包括串联和并联。

本实用新型提供的TFT移位寄存器电路中，薄膜晶体管器件的场效应迁移率为65.21cm2/Vs，阈值电压为-3.5V，亚阈值摆幅为0.56V/dec。本文同时对电路进行了特别设计以提高耐用性。

附图说明

以下参照附图对本实用新型实施例作进一步说明，其中：

图1为PMOS TFT扫描单元的原理图；

图2为扫描单元的时序图；

图3为移位单元的寄生电容；

图4为P5管栅压的电容馈通效应；

图5为根据本实用新型一个实施例的版图拓扑结构示意图；

图6为输入信号噪声容限；

图7为扫描电路的结构图。

具体实施方式