[实用新型]GPIO隔离电路

说明书

技术领域

本实用新型涉及电子电路技术领域，特别涉及一种GPIO隔离电路。

背景技术

随着科技的发展，工业类电脑的功能越来越多，性能也越来越强，这就要求整合更多的设备，但是不同设备对电信号的要求不一致，容易损坏设备，导致各设备不能直接对接使用，我们不得不在各设备之间插入一些起隔离作用的模块。在这种背景下GPIO隔离电路就诞生了.

但是传统的GPIO隔离电路大多采用一些光耦，磁藕隔离芯片，这些芯片的成本相当高昂，给用户带来了不小的负担，另外一方面是这些应用也极其浪费，大多数的场合并不需要这种完全隔离的电路，其结构复杂，成本较高，不利于推广应用。

实用新型内容

有鉴于此，为了解决上述问题，本实用新型公开了一种GPIO隔离电路，其结构简单，成本较低。

本实用新型的目的是这样实现的：GPIO隔离电路，设置于主板主控芯片与外部设备IO接口之间，包括设置于主板主控芯片输出端与外部设备IO接口之间的第一隔离电路和设置于主板主控芯片输入端与外部设备IO接口之间的第二隔离电路。

进一步，所述第一隔离电路包括一晶体管和一场效应管I，所述晶体管的基极与主板主控芯片输出端电连接，并通过电阻R1与电源连接，晶体管的发射极接地，所述晶体管的集电极通过电阻R2与电源电连接，所述场效应管I的栅极与晶体管的集电极电连接，场效应管I的源极接地，场效应管I的漏极与外部设备IO接口电连接，所述场效应管I的漏极还通过电阻R3与电源电连接。

进一步，所述晶体管型号为MMBT3904LT。

进一步，场效应管I的漏极与电源之间还连接有一二极管，所述场效应管I的漏极与二极管负极电连接。

进一步，所述第二隔离电路包括场效应管II和场效应管III，所述场效应管II的漏极与主板主控芯片输入端电连接，并通过电阻R4与电源电连接，场效应管II的源极接地，场效应管II的栅极与场效应管III的漏极电连接，场效应管III的漏极还通过电阻R5与电源电连接，场效应管III的源极通过电阻R6接地，场效应管III的栅极与外部设备IO接口连接并通过电阻IV接地。

进一步，所述场效应管I、场效应管II和场效应管III的型号为2N7002。

本实用新型的有益效果如下：本实用新型的GPIO隔离电路结构简单、成本低廉，能满足大多数工业电脑的需要。

附图说明

为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步的详细描述：

图1示出了GPIO隔离电路中第一隔离电路的结构示意图；

图2示出了GPIO隔离电路中第二隔离电路的结构示意图。

具体实施方式

以下将对本实用新型的优选实施例进行详细的描述。

GPIO隔离电路，设置于主板主控芯片与外部设备IO接口之间，包括设置于主板主控芯片输出端与外部设备IO接口之间的第一隔离电路和设置于主板主控芯片输入端与外部设备IO接口之间的第二隔离电路。

参见图1，所述第一隔离电路包括两级隔离电路，具体包括一晶体管Q1和一场效应管Q2，所述晶体管Q1的基极与主板主控芯片输出端GPO电连接，并通过电阻R1与电源连接，晶体管Q1的发射极接地，所述晶体管Q1的集电极通过电阻R2与电源电连接，所述场效应管Q2的栅极与晶体管Q1的集电极电连接，场效应管Q2的源极接地，场效应管Q2的漏极与外部设备IO接口GPO-G电连接，所述场效应管Q2的漏极还通过电阻R3与电源电连接。场效应管Q2的漏极与电源之间还连接有一二极管D1，所述场效应管Q2的漏极与二极管D1负极电连接。所述晶体管Q1型号为MMBT3904LT。因为主板主控芯片的输出电压比较弱，多数是3.3V，而MOS管是电压驱动型的，开启门限电压比较高不适合用在第一级.第二级隔离采用MOS管2N7002，通过二极管D1和R3将电压上拉到5V，这样把原来输出3.3V的电平提高到了约5V，考虑到有的用户可能需要用到12V或者更高的电平做输出信号，存在外部再加上拉电压到12V或者想要的电平情况，所以在加上一个二极管D1可防止外部的高电平反向漏电给主板。