[实用新型]一种具有超结结构的半导体器件

说明书

技术领域

本实用新型涉及一种半导体器件，尤其是一种具有超结结构的半导体器件，属于半导体器件的技术领域。

背景技术

一种公知的半导体结构—超结结构（Super Junction）被广泛地应用于半导体功率MOSFET器件当中，其具有高耐压和低导通电阻的特性。超结结构形成于器件的漂移层内。该漂移层包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。

N柱具有N导电类型杂质，P柱具有P导电类型杂质，而且，N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，由于N柱内的杂质量和P柱内的杂质量相等，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压。器件耐压的高低主要取决于耗尽层的深度。具体来讲，P柱与N柱越深，器件截止时所形成的耗尽层也越深，器件耐压就越高；反之，P柱与N柱越浅，器件截止时所形成的耗尽层也越浅，器件耐压就越低。

目前公知的制造超结结构的半导体工艺包括：1）、多次外延、光刻和注入的制造工艺；具体来讲，其主要工艺流程包括（a）、在给定的N型半导体外延层上通过光刻工艺曝光出多个窗口；（b）、通过离子注入工艺向窗口内的N型外延层内注入P型杂质；（c）、在上述注入有P型杂质的N型外延层上生长第二N型外延层；（d）、重复（a）中所述的方法及位置曝光出相同的窗口；（e）、重复（b）中所述的方法向（d）中形成的窗口内注入P型杂质；（f）、重复（c）中所述的方法在第二N型外延层上生长第三N型外延层；（g）、重复（d）-（f）的工艺流程，直到形成指定n层的第n N型外延层，且每一层中都包含有通过上述离子注入形成的P型杂质；（h）、高温热过程，使得上述每层N型外延层中的P型杂质扩散并上下连通，形成P柱，从而形成交替邻接排布的P柱和N柱，即超结结构。然而，从上述多次外延、光刻和注入的制造工艺可以看出，形成超结结构中的P柱，其工序非常繁琐，多次的外延、光刻和注入工序大大增加了器件的制造成本，同时，复杂工艺流程对于工艺过程的一致性与稳定性要求大大提高，从而增加了器件的耐压能力和可靠性的波动风险。

目前公知的制造超结结构的半导体工艺还包括：2）、深沟槽外延填充的制造工艺。中国专利CN 101872724A中所介绍的《超级结MOSFET的制作方法》，就涉及了一种使用深沟槽外延填充工艺来制造超结结构的方法。具体来讲，其主要工艺流程包括（a）、在给定的N型半导体外延层上生长沟槽刻蚀硬掩膜层；（b）、利用光刻形成刻蚀沟槽的窗口；（c）、利用硬掩膜层作为掩蔽层，在N型外延层上刻蚀出深沟槽；（d）、利用外延工艺将P型外延填入深沟槽，并利用多晶硅将深沟槽填满；（e）、通过刻蚀或化学机械抛光的方法去除N型外延层表面的硬掩膜层，从而形成交替邻接排布的P柱和N柱，即超结结构。从上述深沟槽外延填充的制造工艺可以看出，超结结构中的P柱深度是由深沟槽刻蚀的深度决定的，沟槽深度越深，超结结构就越深，能够获得的耗尽层就越厚，从而耐压能力就会越高。然而，沟槽的深度主要是由刻蚀沟槽的设备能力所决定，例如对于650V的器件，其沟槽深度通常需要35um-40um，这个深度对于沟槽刻蚀设备的要求已经非常的高，如果需要更高耐压的器件，那么在仅改变沟槽深度的前提下，就会变的非常困难，同时，成本也会大大的增加。若要通过增加外延层的电阻率或厚度来获得更高的耐压，那么就会大大增加器件的导通电阻，从而降低超结结构的特征优势。而且，利用外延工艺填充较深的沟槽，工艺的难度和成本都非常高，也不利于稳定的批量生产。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种具有超结结构的半导体器件，其反向耐压特性好，制造工艺简单，制造成本低，适于批量生产，安全可靠。

按照本实用新型提供的技术方案，所述具有超结结构的半导体器件，在所述半导体器件的俯视平面上，包括位于半导体基板上的元件区域和周边区域，所述元件区域位于半导体基板的中心区，周边区域位于元件区域的外围，并环绕所述元件区域；在所述半导体器件的截面上，在半导体基板的第一导电外延层内包括若干对具有第一导电类型的第一柱和具有第二导电类型的第二柱；所述第一柱与第二柱沿着电流流通的方向在半导体基板的第一导电类型外延层内延伸；在垂直电流流通的方向上，由所述第一柱和第二柱构成的多对PN柱交替连接设置，在半导体基板内形成超结结构；所述超结结构存在于元件区域与周边区域；其创新在于：