[实用新型]双层硅外延片结构肖特基二极管芯片

说明书

技术领域

本实用新型涉及一种肖特基二极管芯片。用于工作电流在3A以上高压肖特基二极管产品上。属微电子器件技术领域。

背景技术

电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等,瞬态干扰几乎无处不在、无时不有,使人感到防不胜防。

肖特基二极管芯片是利用金属与半导体接触形成的金属－半导体接触原理制作而成，是一种热载流子二极管，具有低正向电压、超高速特点。被广泛地应用在高频、大电流、低电压整流电路以及微波电子混频电路、检波电路、高频数字逻辑电路、交流―直流变换系统中，是电子电路中常见的分立器件。

众所周知，肖特基二极管芯片结构采用的是金属－半导体接触结合PN结保护环结构，如图1~2所示。这种结构芯片存在抗瞬态干扰能力不强问题，这也是肖特基二极管产品存在的主要质量隐患。该隐患在低压肖特基二极管产品上表现得不明显，但在高压肖特基二极管上却成了一个常见且是致命的问题，也就是说高压肖特基二极管产品的抗瞬态干扰能力要明显差于低压肖特基二极管。然而，随着电子设备市场竞争越来越激烈，很多电子设备厂商为了提高自身设备的市场竞争力，对原有电子设备重新设计，去除一些保护性元器件或在电路中不设计保护单元，在此情况下，很多高压肖特基二极管产品出现不适用现象，出现这种现象的根源就是由于肖特基二极管芯片抗干扰能力差。怎样提高高压肖特基二极管产品抗干扰能力就成为电子元器件厂商需要解决的一个重大问题。

众所周知，肖特基二极管芯片采用的硅材料通常为单层硅外延片，单层硅外延片由硅片衬底（N+）与外延层（N-）两部分组成，如图1~2所示。这两部分都需要掺入杂质离子且掺杂浓度不同，这就出现了硅片衬底与外延层之间存在一定掺杂比例，该掺杂比例决定了肖特基二极管击穿电压、正向电压以及抗干扰能力等主要关键参数，这说明该掺杂比例对于肖特基二极管而言非常重要。然而，试验数据证明，正是该掺杂比例引起了肖特基二极管芯片存在抗干扰能力差的问题。因为在做高压肖特基二极管时，需要高的掺杂比，即高浓度的衬底掺杂和低浓度的外延层掺杂，这种结果就导致了抗干扰能力不足问题。若降低掺杂比，又带来击穿电压不够的问题或正向电压偏高的问题，这对矛盾说明单层硅外延片做高压肖特基二极管芯片存在固有缺陷。

发明内容

本实用新型的目的在于克服上述缺陷，提供一种具有较强抗瞬态干扰能力的肖特基二极管芯片。

本实用新型的目的是这样实现的：一种双层硅外延片结构肖特基二极管芯片，包括硅片衬底，在硅片衬底表面依次设置有过渡外延层和外延层，在外延层表面设置有肖特基势垒、P型掺杂的保护环和SiO₂层，其中肖特基势垒设置于外延层表面中央，P型掺杂的保护环和SiO₂层依次设置于肖特基势垒外围，且SiO₂层还局部搭接于P型掺杂的保护环表面，在肖特基势垒表面、P型掺杂的保护环局部表面以及SiO₂层局部表面设置有电极金属；所述硅片衬底电阻率为0.001~0.005Ω·cm，过渡外延层电阻率为0.03~1.00Ω·cm、厚度为2μm~ 8μm，外延层电阻率为3~20Ω·cm、厚度为5μm~ 30μm。