[实用新型]LVDS驱屏接口

说明书

技术领域

本实用新型涉及液晶显示屏的驱屏接口，具体地涉及一种具有30针的LVDS驱屏接口。

背景技术

LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。

LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。

但是，现有的LVDS驱屏接口的功能引脚的数目和作用没有统一的规格和定义。目前需要一种结构简单，统一定义功能引脚的LVDS驱屏接口。

实用新型内容

本实用新型目的是提供了一种LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，能够有效提高抗干扰能力。

本实用新型的一种LVDS驱屏接口，所述LVDS驱屏接口为具有30个引脚的接口，其中第1~3引脚为电源端，第4~6引脚为接地端，第7~12引脚为第一组差分信号端，第13、14引脚为接地端，第15~24为第二组差分信号端，第25、26引脚为接地端，第27~30引脚为第三组差分信号端。

较佳地，所述第一组差分信号端中，所述第7、8引脚输出为第一输出负信号和第一输出正信号；所述第9、10引脚输出为第二输出负信号和第二输出正信号；所述第11、12引脚输出为第三输出负信号和第三输出正信号。

较佳地，所述第二组差分信号端中，所述第15、16引脚输出为第一时钟输出负信号和第一时钟输出正信号；所述第17、18引脚输出为第四输出负信号和第四输出正信号；所述第19、20引脚输出为第五输出负信号和第五输出正信号；所述第21、22引脚输出为第六输出负信号和第六输出正信号；所述第23、24引脚输出为第七输出负信号和第七输出正信号。

较佳地，所述第三组差分信号端中，所述第27、28引脚输出为第二时钟输出负信号和第二时钟输出正信号；所述第29、30引脚输出为第八输出负信号和第八输出正信号。

较佳地，所述第7~12引脚输出的第一组差分信号均为奇数据；所述第15~24输出的第二组差分信号中，第15~18引脚输出的为奇数据，第19~24引脚输出的为偶数据；所述第27~30引脚输出的第三组差分信号均为偶数据。

与现有技术相比，采用本实用新型的LVDS驱屏接口，其结构简单，统一定义了功能引脚的数目和功能，生产成本低。而且每两组差分信号之间设置有接地端，使一组差分信号对应一个地，回路地最近，减少相互干扰，从而能够有效提高抗干扰能力。

附图说明

图1是本实用新型LVDS驱屏接口的引脚定义示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。

如图1所示，本实用新型实施例提供的LVDS驱屏接口100，所述LVDS驱屏接口为具有30个引脚的接口，该30个引脚分别设置在LVDS驱屏接口芯片的两侧，每侧排列15个引脚，且左、右两列15引脚相对。在本实施例中，左侧的15个引脚的序号均为奇数，右侧的15个引脚的序号为偶数，其中第1~3引脚为电源端，第4~6引脚为接地端，第7~12引脚为第一组差分信号端，第13、14引脚为接地端，第15~24为第二组差分信号端，第25、26引脚为接地端，第27~30引脚为第三组差分信号端。

具体地，所述第一组差分信号端中，所述第7、8引脚输出为第一输出负信号和第一输出正信号；所述第9、10引脚输出为第二输出负信号和第二输出正信号；所述第11、12引脚输出为第三输出负信号和第三输出正信号。所述第二组差分信号端中，所述第15、16引脚输出为第一时钟输出负信号和第一时钟输出正信号；所述第17、18引脚输出为第四输出负信号和第四输出正信号；所述第19、20引脚输出为第五输出负信号和第五输出正信号；所述第21、22引脚输出为第六输出负信号和第六输出正信号；所述第23、24引脚输出为第七输出负信号和第七输出正信号。所述第三组差分信号端中，所述第27、28引脚输出为第二时钟输出负信号和第二时钟输出正信号；所述第29、30引脚输出为第八输出负信号和第八输出正信号。