[实用新型]基于SOC的MJPEG视频编解码系统无效
| 申请号: | 201120046791.3 | 申请日: | 2011-02-24 |
| 公开(公告)号: | CN202077148U | 公开(公告)日: | 2011-12-14 |
| 发明(设计)人: | 王洪君;李鹏;赵立岐;秦国梁;窦和新 | 申请(专利权)人: | 山东大学 |
| 主分类号: | H04N7/26 | 分类号: | H04N7/26 |
| 代理公司: | 济南圣达知识产权代理有限公司 37221 | 代理人: | 张勇 |
| 地址: | 250061 山东*** | 国省代码: | 山东;37 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 soc mjpeg 视频 解码 系统 | ||
1.一种基于SOC的MJPEG视频编解码系统,其特征是,它包括图像采集和转换装置,该装置与视频编解码FPGA平台连接,视频编解码FPGA平台与上位机进行通信,进行单幅图像正确性的验证;视频编解码FPGA平台还与存储模块以及显示模块和输入装置连接;图像采集和转换装置,实现视频数据的采集,将模拟视频信号转换成为符合ITU-R BT.656标准的数字信号;其中,视频编解码FPGA平台设有:
视频编码模块,它与图像采集和转换装置连接,对接收的数字信号进行压缩编码;
视频解码模块,它与视频编码模块连接,现对压缩视频数据的解码;通过显示模块进行图像的显示;
IIC配置模块,它对图像采集和转换装置进行初始化配置;
Nios处理器,实现视频信号转换中控制程序和验证程序的编;
视频信号转换控制模块,它与Nios处理器和通讯模块连接,实现视频信号转换过程中的控制;
视频信号控制模块,它与视频解码模块连接,实现视频编解码过程中的信号控制;
视频信号显示控制模块,它与显示模块连接,实现显示过程中的信号控制;
输入输出端,它与输入装置和输入输出控制模块连接,输入输出控制模块实现信号输入输出的控制;
UART模块,它与视频信号转换控制模块和存储装置连接,实现数据之间的传输;
总线控制模块,它与视频信号控制模块和存储装置连接,为视频信号控制模块提供总线接口。
2.如权利要求1所述的基于SOC的MJPEG视频编解码系统,其特征是,所述图像采集和转换装置包括摄像装置,以及与摄像装置连接的TVB5150芯片。
3.如权利要求1所述的基于SOC的MJPEG视频编解码系统,其特征是,所述存储模块为SDRAM存储模块和FLASH存储模块,其中SDRAM存储模块与UART模块连接,FLASH存储模块与总线控制模块连接;SDRAM存储模块,主要实现压缩数据的缓存;FLASH存储模块,主要实现测试程序的下载存储。
4.如权利要求1所述的基于SOC的MJPEG视频编解码系统,其特征是,所述通讯模块为RS232模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东大学,未经山东大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201120046791.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:全自动熔体过滤器
- 下一篇:测试人造板甲醛含量的实验装置





