[实用新型]一种改进片外ESD保护电路射频性能的连接结构

说明书

技术领域

本实用新型涉及用于射频领域的片外ESD保护电路。

背景技术

静电荷在自然界中时刻都存在，当两个具有不同静电电位的物体互相靠近或者直接接触时，两个物体之间会发生静电荷的转移，形成电流，这个过程就是静电放电（ESD，Electro-Static discharge）过程。ESD持续时间很短，典型数量级从10ns到100ns；放电电流大，变化范围从1安培到几十安培。在集成电路（IC）的整个生命周期中，从制造、封装、运输、装配甚至在完成的IC产品中，都时刻面临着静电放电的冲击，ESD是所有IC失效中最为普遍的因素，若不采取措施，ESD将对集成电路或者电子产品造成难以估量的损坏。

减轻由于ESD引起的IC失效通常有两种方法：一是在IC产品的制造、生产、运输、测试、使用等任何作业过程中，确保正确的操作和接地，也就是说从源头上防止ESD事件的发生；另一种方法是在IC的电源端口、信号输入输出端口附近增加保护电路，当IC遭受ESD冲击时，能够把ESD大电流旁路，使其不经过核心电路，并将电压钳位在较低的水平。由于ESD事件的产生多是人为因素：ESD管理不规范、工作人员操作的不确定性或者用户使用的不确定性等，很难做到从源头上避免ESD所造成的破坏，因此在IC的电源端口、信号输入输出端口端附近增加有效的ESD保护电路尤为重要。

保护电路的工作原理是：当ESD事件来临时，ESD保护电路能够及时开启，泄放ESD大电流，并且将电压钳位在较低的水平，从而避免核心电路受到大电流或者高电压的影响而失效；当核心电路正常工作时，ESD保护电路关闭，ESD保护电路的寄生参数在核心电路正常工作时保持透明，不影响核心电路的性能。因此需要从抗静电能力和ESD保护电路射频性能两个方面衡量ESD保护电路的性能优劣。ESD保护电路可以用一电容（C_ESD）来等效，一般为几pF，甚至只有零点几pF，当ESD保护电路应用于较低频率时，ESD保护电路关闭时相当于开路，不会对核心电路的性能产生影响。然而，当ESD保护电路应用于射频（RF）甚至更高频率时，其寄生参数已经明显影响到RF电路的性能，如果不考虑ESD保护电路导致的寄生效应，则会破坏RF电路的阻抗匹配，导致RFIC性能包括增益、反射系数、线性度、功率、以及噪声系数严重恶化。因此，在设计RF-ESD保护电路时，首先需要确保ESD保护电路具有良好的射频性能。

现有的射频系统输入、输出端口ESD保护的解决方案是：在端口附近的50Ω传输线上直接加载ESD保护电路，如图1所示。这种解决方案具有操作简单、易于实现的特点。但是由于芯片本身寄生参数与封装键合线（bonding wire）的寄生电感串联连接在一起，等效为一串联谐振回路并联在信号传输通路上，串联谐振回路会在某一频率谐振，此时回路阻抗最小，一部分信号会直接通过ESD保护电路传输到地，致使信号产生波陷。如果射频系统的工作带宽包括ESD保护电路的谐振频率时，会严重影响电路的阻抗匹配，降低电路的输出功率、增益、效率等射频性能。此外，由于键合线串联在ESD保护电路支路上，当ESD电流通过ESD保护电路之路泄放到地时，键合线的寄生电感阻抗会导致ESD保护电路支路箝位电压不稳定。

发明内容

本实用新型目的是：针对现有的应用于射频系统的片外ESD保护电路的不足，提出了一种利用键合线改进片外ESD保护电路射频性能的连接结构，能够在不改变ESD保护电路本身寄生参数、不降低ESD保护电路抗静电能力的前提下，消除现有的ESD保护解决方案所导致的波陷问题，提高ESD保护电路箝位电压的稳定性，改善ESD保护电路对系统阻抗匹配的影响，拓展片外ESD保护电路的应用频率范围。

本实用新型的技术方案是：一种改进片外ESD保护电路射频性能的连接结构，包括片外ESD保护电路和键合线，所述键合线包括第一键合线和第二键合线，所述第一键合线和第二键合线头尾相接串联在信号传输线中，将信号传输线分隔成第一传输线和第二传输线两段，所述片外ESD保护电路的输入端口连接在第一键合线和第二键合线的连接点上。

进一步的，所述的一种改进片外ESD保护电路射频性能的连接结构，所述片外ESD保护电路是二极管串结构的ESD保护电路，或达林顿结构的ESD保护电路，或是分布式ESD保护电路。

进一步的，所述的一种改进片外ESD保护电路射频性能的连接结构中，所述键合线是金属键合线。优选的，采用金键合线。