[发明专利]冗余金属填充方法和集成电路版图结构

说明书

技术领域

本发明涉及集成电路制造和电子设计自动化领域，具体涉及对集成电路版图进行冗余金属填充的方法和集成电路版图结构。

背景技术

在集成电路(Integrated Circuit，IC)制造过程中，金属、电介质和其他材料被采用如物理气相沉积、化学气相沉积在内的各种方法制作在硅片的表面，形成包括电子元件和元件之间的金属互连线的金属结构层，每层金属结构层之间用多个金属填充的通孔相连，使集成电路具有很高的复杂性和电路密度。在每一层金属结构层的制造中，为了保证金属结构层表面的平整度，通常使用化学机械抛光(Chemical Mechanical Polishing，CMP)工艺，借助抛光液的化学腐蚀作用以及超微粒子的研磨作用来平坦化金属和介质层表面。

当集成电路工艺节点降低到90nm以下，尤其到65nm和45nm以下时，CMP过程之后的表面平整度对底层金属形貌的依赖问题凸显出来，由于底层金属形貌不同而产生的高度变化可大于30％。同时CMP工艺还带来金属和介质层表面形貌变化的问题，形成金属碟形和介质层侵蚀，这些问题也与集成电路版图中金属互连线宽和线间距有关。为了尽可能减少版图在CMP过程中各层电路表面平整度对底层金属形貌的依赖，目前通用的方法是在CMP过程之前，在集成电路版图上的一些区域，例如在互连线密度较小的区域与互连线相距一定距离填充冗余金属，提高各层金属结构层在CMP过程后表面平整度。集成电路代工厂现有的冗余金属填充方法是在所有的区域内按照同一种填充模式进行填充，即每个区域填充多个具有同样的形状、大小和间距的冗余金属。

在集成电路填充冗余金属，由于金属互连线间加入了多余的金属，使互连线间的电容增加。互连线间电容的增加会影响集成电路的信号完整性(Signal Integrity，SI)，进而导致集成电路的功能错误。随着集成电路工艺节点的不断减小，电路中的电子元件越来越精细，冗余金属的填充对互连线间电容的影响不容忽视。如何在实际电路中有针对性地进行冗余金属填充，使得集成电路在CMP过程后的厚度尽可能一致，并且将互连线间电容的增加量控制在可以接受的范围内成了一个关键的问题。而现有的目前通用的在每个区域填充多个具有同样的形状、大小和间距的冗余金属方法，只考虑CMP过程后的厚度一致性，没有考虑互连线间电容的增加。申请人在研究过程中发现，采用目前通用的冗余金属填充方法，使互连线间电容增量可以达到极大的百分比，不能很好地满足互连线间电容的增量尽可能小的要求。

发明内容

为了解决集成电路填充冗余金属后互连线间电容增量过大的问题，本发明提出了一种在不同区域填充不同面积的冗余金属的方法。

为了达到上述目的，本发明提供一种冗余金属填充方法，包括步骤：

提供待填充集成电路版图，所述集成电路版图包括至少一个金属结构层；

根据每个所述金属结构层的图形确定需要填充冗余金属的区域，所述区域分布有互连线；

在所述区域填充若干个冗余金属，所述若干个冗余金属中，包括第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

相应地，本发明还提供一种集成电路版图结构，包括至少一个金属结构层和若干个冗余金属，其中，

所述金属结构层中包括需要填充冗余金属的区域，所述区域包括互连线；

所述若干个冗余金属位于所述区域内，所述若干个冗余金属中包括第一冗余金属和第二冗余金属，每个所述第一冗余金属的填充面积大于每个所述第二冗余金属的填充面积，所述第二冗余金属位于所述第一冗余金属与所述互连线之间。

与现有技术相比，本发明具有下列优点：

本发明提出了一种冗余金属填充方法，该方法的技术方案是在需要填充冗余金属的区域中填充若干个冗余金属，其中，靠近互连线的冗余金属的填充面积小于远离同一互连线的冗余金属的填充面积。与现有技术相比，采用本发明的填充冗余金属方法，实现集成电路版图厚度一致性的同时降低了集成电路互连线间电容的增加。在采用本方法制造的集成电路芯片，在确保芯片平坦性的同时能够确保芯片的功能不会因为冗余金属的引入而遭到破坏。

另外，本发明的方法在需要填充冗余金属的区域中填充面积大小不同的冗余金属，减少了冗余金属填充数量。现有填充冗余金属方法中需要填充大量冗余金属，使得掩膜数据量过大，增加了运算负担。与现有技术相比，本发明的方法的运算负担较小。

附图说明