[发明专利]一种弱一致性存储模型的数据访存系统和方法

说明书

技术领域

本发明涉及共享存储系统数据存取技术领域，特别是涉及片上网络(Network on Chip，NOC)共享存储中的存储一致性模型(Memory consistent model)和缓存(cache)一致性协议(Cache coherent protocol)的数据存取技术领域，尤其是涉及一种针对无数据竞争(Data Race Free，DRF)程序的基于弱一致性模型的无目录缓存(cache)一致性协议的数据访存系统和方法。

背景技术

随着现代多核共享存储系统的研究发展，现有技术中存在多种存储一致性模型(Memory consistent model)共享存储系统，包括顺序一致性模型(Sequential Consistency)共享存储系统等。

存储一致性模型描述的是程序在执行过程中存储操作正确性的问题。存储操作包括读操作和写操作，每一操作又可以用两个时间点界定：发出(Invoke)和响应(Response)。在假定没有流水线的情况下(即单个处理器内指令的执行是按顺序执行的)，设系统内共有N个处理器，每个处理器可发出s_n(0＜n≤N)个存储操作(读或写)，那么总共有：种可能的执行顺序。存储一致性模型描述的就是这些操作可能的执行顺序中那些是正确的。

存储一致性通过限制访存事件的次序来保证并行程序在共享存储系统中的正确执行，即读操作应该获得该次操作之前最近一次对数据的写更新，写操作对数据的修改能被随后的读操作看到。

顺序一致性模型共享存储系统被普遍认为是判断一个并行执行是否正确的标准，在该模型中，任一处理器都严格按照访存指令在进程中出现的次序执行访存指令，且在当前访存指令彻底完成之前不能开始执行下条访存指令。

但是顺序一致性对于程序的限制过于严格，导致系统性能不好，在实际系统中很少用到，为了放松对访存事件发生次序的限制，人们提出很多限制更弱的一致性，其中最为常用的一种是弱一致性(Weak Consistency)模型共享存储系统。该模型共享存储系统要求用同步操作把对于共享数据的访问保护起来。弱一致性保证：同步操作的执行满足顺序一致性条件；普通访存不能越过同处理器中先于该访存的同步操作执行；同步操作的执行需要等待所有在同处理器中先于该同步操作的普通访存操作完成。弱一致性模型共享存储系统允许同步访存之间的普通访存操作以任意次序执行。

缓存(Cache)用于降低系统的访存延迟，在共享存储系统中占有重要地位。在多处理器中存在缓存(cache)一致性问题，为了保证同一地址在不同私有缓存(cache)以及共享缓存(cache)中的多个备份保持数据一致，人们提出了若干缓存(cache)一致性方法(Cache-coherent protocol)。

缓存(Cache)一致性方法的本质是把某个处理器新写的值传播给其他处理器以确保处理器看到一致的共享存储内容，是对某种存储一致性模型的具体实现。广泛使用的一致性方法包括基于目录的缓存(cache)一致性方法(目录方法)和基于侦听总线的无目录方法(侦听方法)。

在基本的缓存(cache)一致性方法中，缓存(cache)的每一行都有四种状态，即无效状态(INV)、共享状态(SHD)、独占状态(EXC)及修改状态(MOD)。

缓存(Cache)的无效状态(INV)表示该行数据无效，处理器的读写操作都不命中；

缓存(cache)行处于共享状态(SHD)表明可能有多个处理器拥有该行数据的有效备份；

缓存(cache)行处于独占状态(EXC)说明这是该缓存(cache)行唯一的有效备份；

处于修改状态(MOD)的缓存(cache)行表明该数据行已被某个处理器改写。

基于目录的缓存(cache)一致性方法在共享缓存(cache)的每行都保存一个目录项，该目录项记录所有当前持有此行备份的处理器号以及此行是否已被改写等信息。当一个处理器想要对一缓存(cache)行进行写操作且可能引起数据不一致时，它会主动根据目录的内客立即通过片上网络(Network on Chip，NOC)向持有此行数据备份的处理器发出无效或更新信号，从而防止其他想要读写该数据的处理器访问到旧的备份数据，引起数据不一致的问题。