[发明专利]移位寄存器单元、移位寄存器及液晶显示装置

说明书

技术领域

本发明涉及显示器驱动技术，尤其涉及一种移位寄存器单元、移位寄存器及液晶显示装置。

背景技术

为了达到显示目的，一些显示器中通常会用到移位寄存器。

以液晶显示器为例，液晶显示器显示图像时通常采用逐行扫描的方式，每一行子像素区域的薄膜晶体管的导通和截止由一条栅线控制。用于驱动各个薄膜晶体管的栅极的栅极驱动信号由移位寄存器产生，移位寄存器通常包括多个移位寄存器单元。

目前，移位寄存器单元顺序触发进行工作的过程中，第n+1行的触发信号通常是由第n行的输出信号即栅极驱动信号提供的，这样，第n行的延迟会累加到第n+1行，从而导致分辨率较高的液晶显示器面板和双栅的产品在垂直方向上会发生靠下的行无法正常工作的现象。另外，由于第n行的输出信号为第n+1行提供触发，也就增加了第n行的负载。

发明内容

有鉴于此，本发明的主要目的在于提供一种移位寄存器单元、移位寄存器及液晶显示装置，以避免延迟的累加。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供一种移位寄存器单元，包括：

输入模块，用于输入第一时钟信号、第二时钟信号、低电平信号、复位信号、触发信号和第一信号；其中，第一时钟信号与第二时钟信号的反相信号相同，且第一时钟信号为奇行移位寄存器单元提供时钟信号，第二时钟信号为偶行移位寄存器单元提供时钟信号；

处理模块，与所述输入模块连接，包括十六个薄膜晶体管和两个电容器，用于根据所述输入模块输入的第一时钟信号、第二时钟信号、触发信号和第一信号，生成栅极驱动信号；

输出模块，与所述处理模块连接，用于输出所述处理模块生成的所述栅极驱动信号。

进一步地，所述移位寄存器单元为中间级移位寄存器单元，包括：

输入模块，用于输入第一时钟信号、第二时钟信号、低电平信号、复位信号、触发信号和第一信号；其中，第一时钟信号与第二时钟信号的反相信号相同，且第一时钟信号为奇行移位寄存器单元提供时钟信号，第二时钟信号为偶行移位寄存器单元提供时钟信号；

处理模块，与所述输入模块连接，包括十六个薄膜晶体管和两个电容器，用于根据所述输入模块输入的第一时钟信号、第二时钟信号、上一个移位寄存器单元发送的触发信号和第一信号，在至少两个薄膜晶体管形成的第一结点处生成发送至下一个移位寄存器单元的触发信号，在至少两个薄膜晶体管形成的第二结点处生成发送至下一个移位寄存器单元的第一信号，还生成栅极驱动信号；

输出模块，与所述处理模块连接，用于将所述处理模块生成的触发信号和第一信号发送至下一个移位寄存器单元，并输出所述处理模块生成的所述栅极驱动信号。

进一步地，所述处理模块包括：

电平信号生成单元，与所述输入模块以及所述输出模块连接，包括十五个薄膜晶体管和两个电容器，用于根据所述输入模块输入的第一时钟信号、第二时钟信号、上一个移位寄存器单元发送的触发信号和第一信号，在至少两个薄膜晶体管形成的第一结点处生成发送至下一个移位寄存器单元的触发信号，在至少两个薄膜晶体管形成的第二结点处生成发送至下一个移位寄存器单元的第一信号；

栅极驱动信号生成单元，与所述输入模块、所述电平信号生成单元以及所述输出模块连接，包括一个薄膜晶体管，用于根据所述输入模块输入的第一时钟信号、第二时钟信号、上一个移位寄存器单元发送的触发信号和第一信号，生成栅极驱动信号。

进一步地，所述输入模块包括：

第一时钟信号输入端，用于输入第一时钟信号；

第二时钟信号输入端，用于输入第二时钟信号；

低电平信号输入端，用于输入低电平信号；

复位信号输入端，用于输入复位信号；

触发信号输入端，用于输入上一个移位寄存器单元的触发信号；

第一信号输入端，用于输入上一个移位寄存器单元的第一信号。

进一步地，所述电平信号生成单元包括：

第一薄膜晶体管(T1)，其源极与第一时钟信号输入端连接；

第二薄膜晶体管(T2)，其漏极与低电平信号输入端连接；

第三薄膜晶体管(T3)，其栅极与第一薄膜晶体管的漏极以及第二薄膜晶体管的栅极连接，源极与低电平信号输入端连接；

第四薄膜晶体管(T4)，其栅极与第三薄膜晶体管的漏极连接，源极与低电平信号输入端连接，漏极与第一薄膜晶体管的漏极、第二薄膜晶体管的栅极以及第三薄膜晶体管的栅极连接；