[发明专利]半导体防静电保护结构

说明书

技术领域

本发明涉及半导体技术，特别涉及一种半导体防静电保护结构。

背景技术

随着半导体芯片的运用越来越广泛，半导体芯片所涉及到的静电损伤也越来越广泛。通常穿尼龙制品的人体静电可能达到21000V的高压，750V左右的静电放电可以产生火花，而仅10V左右的静电电压就可能损毁没有静电保护(electrostatic discharge，ESD)的芯片。现在有很多种防静电保护电路的设计和应用，通常包括：栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNMOS)保护电路、二极管保护电路、可控硅(Silicon Controlled Rectifier，SCR)保护电路等。

其中，栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNMOS)保护电路的电路图如图1所示，所述栅接地的N型场效应晶体管10位于外部电路11和芯片内部电路12之间且所述栅接地的N型场效应晶体管10的漏区分别与外部电路11和芯片内部电路12相连接，外部电路11产生的静电电流通过所述栅接地的N型场效应晶体管10流向地，外部电路11的静电电压较低，不会使得所述芯片内部电路12受到的电压太高，所述芯片内部电路12不会被高电压损毁。

所述栅接地的N型场效应晶体管的结构如图2所示，由于所述晶体管为N型场效应晶体管，所述栅接地的N型场效应晶体管的源区22、漏区21为N型，所述衬底20为P型，所述漏区21、衬底20、源区22形成一个寄生的NPN三极管24，所述源区22为寄生三极管24的发射极，所述漏区21为寄生三极管24的集电极，所述衬底20为寄生三极管24的基区，其中，所述源区22、衬底20、栅极23接地。由于外部电路的静电电压使得所述栅接地的N型场效应晶体管的漏区电压不断上升，当所述漏区电压高于漏区21、衬底20两者之间的PN结的击穿电压时，从漏区21到衬底20将产生一个较大的击穿电流。由于所述衬底20接地，所述击穿电流也将流向地，但由于从漏区边缘的衬底到接地的衬底之间会有部分寄生电阻25，所述击穿电流在该寄生电阻25上流过会产生电势差，使得源区22与衬底20靠近源漏区的部分存在电势差，从而使得源区22、衬底20、漏区21所形成的NPN三极管24开启，形成漏极电流，将漏区21的积累的静电电荷从源区22流走。且三极管具有电流放大作用，可以提高漏极电流的泄放能力，从而使得漏区电压可以很快地下降，保护芯片内部电路不被静电电压损毁。

更多关于防静电保护结构的具体电路请参考专利号为US7288820B2的美国专利文献。

但是在所述寄生的NPN三极管开启时，会有很大的漏极电流从漏区流向源区，再从源区流走，所述很大的漏极电流会产生非常高的温度，可能会将衬底和栅极结构烧毁，因此，如何控制所述源区和漏区之间的衬底的温度直接关系到防静电保护结构的性能的好坏。

发明内容

本发明解决的问题是提供一种半导体防静电保护结构，所述半导体防静电保护结构源区和漏区之间的衬底单位面积产生的热量较低，既能有效地进行静电保护，又能避免所述半导体防静电保护结构烧毁。

为解决上述问题，本发明实施例提供了一种半导体防静电保护结构，包括：

半导体衬底，位于所述半导体衬底表面的鳍部，所述鳍部具有圆弧形表面，所述鳍部和衬底掺杂有P型杂质离子，覆盖所述鳍部的圆弧形表面的栅极，位于所述鳍部两端且位于所述半导体衬底表面的源区和漏区，所述源区和漏区掺杂有N型杂质离子，其中，所述源区、半导体衬底、栅极接地，所述漏区与外电路相连接。

可选的，所述鳍部的形状为半圆柱形或类半圆柱形。

可选的，所述鳍部的形状为包括位于半导体衬底表面的长方体鳍部和位于所述长方体鳍部表面的半圆柱形鳍部或半类圆柱形鳍部。

可选的，所述半导体衬底表面具有至少两个平行的鳍部，所述鳍部两端连接有同一个的源区和漏区。

可选的，所述源区和漏区之间具有一个栅极，所述栅极同时覆盖所有的鳍部的表面。

可选的，所述源区和漏区之间具有至少两个栅极，一个栅极覆盖一个鳍部的表面。

可选的，所述半导体衬底表面具有一个漏极和位于所述漏极两侧间隔设置的两个源区，一个源区和一个漏区之间形成有一个或多个平行的鳍部。

可选的，一个源区和一个漏区之间具有一个栅极，所述栅极同时覆盖所有的鳍部的表面。

可选的，一个源区和一个漏区之间具有一个或多个栅极，一个栅极覆盖一个鳍部的表面。