[发明专利]半导体器件的保护电路

说明书

技术领域

本发明涉及半导体器件领域，特别是涉及一种半导体器件的保护电路。

背景技术

随着超大规模集成电路的发展，等离子体技术在半导体工艺中的应用日益增多，由等离子体工艺对半导体器件损伤而引起的可靠性问题在八十年代就已提出来。半导体器件尺寸进入深亚微米量级以后，其结构上采用多层金属布线以解决金属化问题，其制作工艺上则需要在等离子体中经过多次金属刻蚀、绝缘介质沉积和具有高纵横比孔的刻蚀，也就是说随着半导体器件尺寸的减小，等离子体技术在半导体工艺中所占的比重越来越大。同时由于深亚微米半导体器件对工艺的要求更加苛刻，如需要对大纵横比孔进行刻蚀及材料淀积，导致高密度等离子体的应用日益增多，加重了等离子体工艺对器件损伤的程度，严重影响半导体器件的性能及可靠性，还有可能造成半导体器件永久失效，降低了成品率，增加了生产成本。

一般来说，等离子体工艺对半导体器件的损伤主要是由充电效应与辐射效应引起。其中，充电效应对半导体器件损伤的机理如下：等离子体中含有等量的正、负带电粒子，由于电子质量小，运动速度远大于离子的运动速度，它可在半导体器件表面建立负电势，直到电子电流和离子电流相等，这时，半导体器件表面没有电荷积累，这是在理想的均匀等离子体中的情形。实际上等离子体的均匀性难以达到。一方面为了加工工艺的需要，在等离子体中引入的电场和磁场破坏了等离子体的均匀性；另一方面在十几英寸的被加工芯片表面保持等离子体的均匀性也是一件非常困难的事情。因此，半导体器件表面总是存在局部电子电流和离子电流不相等，造成半导体器件表面形成电荷积累，并导致半导体器件性能的退化甚至失效。

因此，在对半导体器件进行等离子体加工时，为了避免半导体器件表面形成电荷积累，半导体器件中形成MOSFET之后，通常会在半导体器件中设置一保护电路。如图1所示，半导体器件包括MOSFET 1，MOSFET 1为一N型晶体管，它形成在半导体衬底(未图示)的P阱2内。半导体器件的保护电路为一PN结二极管3，PN结二极管3由一个P型半导体、一个N型半导体构成，通过在P阱2内设置一包含N型掺杂物的掺杂区4，则P阱2和包含N型掺杂物的掺杂区4可构成所述PN结二极管3。由于P阱2通常接地，这样，当对半导体器件进行等离子体加工时，半导体器件表面积累的电荷可从PN结二极管3导走，以实现对半导体器件进行保护。

为保证半导体器件的质量，常常需对半导体器件进行可靠性测试(Reliability Test)。在对半导体器件进行可靠性测试时，往往会对半导体器件施加一种或多种加速应力，以加速半导体器件的退化，从而评估半导体器件的可使用寿命。电应力是一种常用的加速应力，它可以是电压、电流、功率等。因此，当对半导体器件进行可靠性测试时，可采用电压作为加速应力，并将电压施加在半导体器件的某个结构，如栅氧化层上，施加的电压会加速半导体器件的退化。

常见的MOSFET可靠性测试包括热载流子注入(Hot Carrier Injection，HCI)测试、阈值电压稳定性(Threshold Voltage Stability，VT Stability)测试、直流测试条件下的负偏压不稳定测试(Direct Current Negative Bias Temperature Instability，DC NBTI)测试。上述包含PN结二极管保护电路的半导体器件能进行上述常见的MOSFET可靠性测试，以评估半导体器件的可靠性。

然而，随着半导体集成电路集成度的持续提高，对集成电路可靠性要求也不断提高，因此还需对包含MOSFET的半导体器件进行TDDB(Time Dependent Dielectric Breakdown，与时间有关的介质击穿)、Charge Pumping(电荷泵)、AC NBTI(Alternative Current Negative Bias Temperature Instability，交流测试条件下的负偏压不稳定)等可靠性测试。其中，TDDB测试又包括几种不同的测试方法，根据TDDB测试过程中加速应力及测试条件的不同，TDDB测试大体上可分为两大类：累积模式(accumulation mode)下的TDDB测试、累积及反型模式(inversion mode)下的TDDB测试。累积模式下的TDDB测试是指当对MOSFET进行测试时MOSFET在累积模式下工作(MOSFET有两种工作模式：反型模式、累积模式，一般情况下，MOSFET在反型模式下工作)；累积及反型模式下的TDDB测试是指当对MOSFET进行测试时，MOSFET分别在反型模式、累积模式下工作。