[发明专利]浅沟槽隔离区的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是涉及一种浅沟槽隔离区的形成方法。

背景技术

随着半导体器件集成度的不断增加，用于电隔离相邻器件的隔离技术变得越来越重要。浅沟槽隔离工艺是目前在制造高集成度的半导体器件中广泛采用的隔离技术。

浅沟槽隔离工艺通过在半导体衬底上形成限定有源区的隔离沟槽，并用绝缘材料填充隔离沟槽以实现对有源区的有效隔离。通常情况下，半导体器件中有些区域的有源区密度较高，实现有源区隔离的沟槽宽度较小(＜0.2μm)，这种区域称为“密线区”；有些区域的有源区密度较低，隔离用的沟槽宽度相对较宽(＞0.2μm)，这种区域称为“宽线区”。

图1至图3示出了现有技术的形成具有浅沟槽隔离结构的半导体器件的方法。首先，在半导体衬底200中形成衬垫氧化物层203和氮化物层204，并通过例如光刻工艺形成宽线区A(A1、A2)的隔离沟槽和密线区B的隔离沟槽，如图1所示。

之后，在沟槽的侧壁和底部形成诸如衬里氧化物层的第一绝缘层(未图示)。接着，利用诸如高深宽比工艺(HARP)在沟槽中淀积诸如填充氧化物层206的第二绝缘层，如图2所示。

然后，利用化学机械平坦工艺整平并去除沟槽表面外的填充氧化物。

之后，由于有源区的浅槽隔离结构高度(Step height)会影响隔离性能，为了使隔离结构高度(Step height)达到需要的值，利用第一步刻蚀工艺去除沟槽内的部分氧化物层。最后，利用第二步刻蚀工艺去除氮化物层204。

通常，在65nm以下的高端工艺中，为了改善填孔能力和降低对硅衬底的损伤，一般采用高深宽比工艺(HARP)淀积氧化物层206。高深宽比工艺(HARP)一般分三步生长：即第一步形核，在沟槽底部及侧壁以及有源区表面形成一层薄氧化层；第二步填孔，将密线区的沟槽填满，由于淀积工艺的保形特性，此时宽线区尚未填满；第三步快速生长，将宽线区沟槽填满至浅沟槽处氧化层表面高于有源区氮化物表面。

基于上述流程的工艺存在以下两个问题，影响各区域间的隔离结构高度(Step height)：

首先，利用化学机械平坦工艺(CMP)整平并去除沟槽表面外的填充氧化物时，由于CMP的特性，在沟槽宽度较宽(大于5μm)的宽线区A1会形成明显的氧化物凹陷，宽度越宽，则凹陷越深，凹陷越深，则隔离结构高度越低。

其次，对于沟槽宽度较窄(0.2μm～5μm)的宽线区A2，化学机械平坦工艺并不会产生明显的凹陷，研磨之后该区域与密线区B高度相同。但是在接下来的第一步刻蚀工艺中，由于宽线区A2的沟槽表面薄膜是高深宽比工艺(HARP)的第三步淀积形成的，刻蚀速度较慢，而密线区B的沟槽表面薄膜是高深宽比工艺(HARP)的第二步淀积形成的，刻蚀速度较快。这样，在第一步刻蚀工艺之后，就造成宽线区A2的隔离结构高度高于密线区B。

由于上述原因，使得最终形成的各个区域的隔离结构的情况如图3所示，宽线区A1中的隔离结构由于凹陷，其高度h3最小，而宽线区A2和密线区B的隔离结构由于表面薄膜刻蚀速度不同，两者的高度h2和h1也不同，其中宽线区A2中的隔离结构的高度h2高于密线区B中的隔离结构的高度h1。

现有一些方法来调节这样的问题，比如，在研磨绝缘氧化硅层至露出氮化硅层后，以光刻胶为掩膜，蚀刻较高的浅沟槽隔离结构直至与较低的浅沟槽隔离结构高度一致。

还有一种方法是把氮化硅层沉积得比较厚，这样进行化学机械研磨之后，再对沟槽内的绝缘氧化层全局进行刻蚀，调整最终形成的浅沟槽隔离结构的高度。这样的方法，一方面使得较窄沟槽内的浅沟槽隔离结构的高度符合要求，另一方面，弱化了宽度大于5μm沟槽内氧化硅绝缘层表面的凹陷。

需要一种更好的控制浅沟槽隔离结构高度，并且使得所有的浅沟槽隔离结构的高度都一致的方法，尤其是宽度小于5μm的浅沟槽隔离结构。

发明内容

本发明的目的是更好的控制浅沟槽隔离结构高度，并且使得所有的浅沟槽隔离结构的高度都一致。

为实现上述目的，本发明提出了一种浅沟槽隔离区的形成方法，包括，

提供包含宽线区和密线区的半导体衬底；

在半导体衬底上依次形成垫氧化层、第一研磨停止层、刻蚀停止层和第二研磨停止层；

蚀刻所述第二研磨停止层、刻蚀停止层、第一研磨停止层和垫氧化层，及半导体衬底，形成沟槽；

形成绝缘氧化层，至少填满所述沟槽；

对绝缘氧化层进行第一次研磨至露出第二研磨停止层；

去除所述第二研磨停止层；