[发明专利]一种高速并行接口电路

权利要求书

1.一种高速并行接口电路，其特征在于，包括:

接收数据并整形的LVDS接收模块；

与LVDS接收模块连接，在多个相位时钟下对LVDS接收模块输出的数据进行过采样的数据采样模块；

与数据采样模块连接，在数据采样模块输出的过采样数据中选出最佳采样数据并通过NRZI解码恢复出原始数据的数据恢复模块；以及

与数据恢复模块连接，对数据恢复模块输出的数据进行移位调整的字同步模块。

2.如权利要求1所述的高速并行接口电路，其特征在于，所述数据采样模块包括：

产生n个相位的采样时钟的DLL锁相环，所述n为大于1的整数；

与DLL锁相环连接，在所述n个采样时钟下对所述LVDS接收模块输出的数据进行过采样的过采样单元；

与过采样单元连接，将过采样单元输出的数据同步到一个时钟域内的采样同步单元；以及

与采样同步单元连接，对采样同步单元输出的数据进行滤波的数字滤波器。

3.如权利要求2所述的高速并行接口电路，其特征在于，所述DLL锁相环基于源同步时钟信号产生n个相位的采样时钟。

4.如权利要求2所述的高速并行接口电路，其特征在于，所述采样同步单元还将过采样单元输出的数据进行串并转换。

5.如权利要求1所述的高速并行接口电路，其特征在于，所述数据恢复模块包括：

检测过采样数据的跳变沿的数据边沿检测单元；

与数据边沿检测单元连接，根据数据边沿检测单元检测到的跳变沿信息得出数据的最佳采样点的鉴相编码单元；

与数据采样模块和鉴相编码单元连接，根据鉴相编码单元输出的最佳采样点从数据采样模块输出的过采样数据中选出最佳采样数据的多路选择器；以及

与多路选择器连接，对多路选择器输出的数据进行NRZI解码的NRZI解码单元。

6.如权利要求5所述的高速并行接口电路，其特征在于，所述数据边沿检测单元通过对过采样数据组成的数据向量进行异或得到中间向量实现对过采样数据跳变沿的检测。

7.如权利要求6所述的高速并行接口电路，其特征在于，所述鉴相编码单元中存储预先计算设计的查找表，根据数据边沿检测单元输出的中间向量查找输出最佳采样相位期望向量；所述多路选择器根据鉴相编码单元输出的最佳采样相位期望向量进行选择，输出最佳采样数据。

8.如权利要求1所述的高速并行接口电路，其特征在于，所述字同步模块包括移位计算单元和异步FIFO单元，所述移位计算单元用于在训练阶段基于预设的同步字对接收到的非同步字数据进行移位调整，计算并存储移位数，以及在正常数据传输阶段按照所存移位数对数据进行移位，并将移位调整后的数据写入异步FIFO单元。

9.如权利要求8所述的高速并行接口电路，其特征在于，所述移位计算单元还用于在完成移位并计算出移位数后产生WrdRdy信号；对所述异步FIFO单元的读信号在各通道的移位计算单元均已产生WrdRdy信号，并且所有的WrdRdy信号均有效时有效。

10.如权利要求9所述的高速并行接口电路，其特征在于，所述对各通道的WrdRdy信号进行逻辑与处理得到AllRdy信号，当AllRdy有效且同步字到来时将数据存入所述异步FIFO单元中；对于所述异步FIFO单元的读信号在AllRdy有效至少一个时钟周期后有效。