[发明专利]芯片保护电路

权利要求书

1.一种芯片保护电路，包括：

一平台控制中枢，包括一第一引脚及一第二引脚，当一计算机处于关机状态下时，该第一引脚输出低电平信号，该第二引脚输出高电平信号；当计算机处于未完成开机自检时，该第一引脚输出高电平信号，该第二引脚输出高电平信号；

一逆变电路，用于接收该第一引脚输出的电平信号，经过处理后输出一与第一引脚输出的电平信号相反的逆变信号；

一BIOS脚座，用于插接一BIOS芯片，该BIOS脚座包括一写保护引脚；以及

一控制电路，包括一触发器及一第一单缓冲器，该触发器用于接收该第一引脚输出的电平信号与该逆变信号，并输出一控制信号至该第一单缓冲器，该第一单缓冲器用于接收该平台控制中枢第二引脚输出的电平信号，并根据该控制信号输出一处理信号至该BIOS脚座的写保护引脚；

其中当该第一引脚输出低电平信号，且第二引脚输出高电平信号时，该逆变电路输出高电平的逆变信号，该第一单缓冲器输出高电平的处理信号，以使得该BIOS芯片进入写操作状态；当该第一引脚输出高电平信号，且该平台控制中枢的第二引脚输出高电平信号时，该逆变电路输出低电平的逆变信号，第一单缓冲器输出低电平的处理信号，以使得该BIOS芯片进入禁止写入状态。

2.如权利要求1所述的芯片保护电路，其特征在于：该芯片保护电路还包括一缓冲电路，该缓冲电路连接于该平台控制中枢的第一引脚，并输出与该第一引脚输出电平一致的缓冲信号至该逆变电路及触发器。

3.如权利要求1所述的芯片保护电路，其特征在于：该控制电路还包括一第二单缓冲器，当计算机完成开机自检时，该BIOS芯片控制该第二引脚输出低电平信号，使得该第二单缓冲器导通，该第二单缓冲器输出与该触发器输出的控制信号电平一致的处理信号至该BIOS脚座的写保护引脚。

4.如权利要求2所述的芯片保护电路，其特征在于：该缓冲电路包括一第一电子开关、一第二电子开关、一第一电阻及一第二电阻，该第一电子开关的第一端连接于该平台控制中枢的第一引脚，第二端接地，第三端通过该第一电阻连接于一电源，还连接于该第二电子开关的第一端，该第二电子开关的第二端与该第一电子开关的第二端相连，该第二电子开关的第三端通过该第二电阻连接该电源，还用于输出缓冲信号；当该第一电子开关的第一端为高电平时，该第一电子开关的第二端与第三端导通，该第二电子开关的第一端为低电平，该第二电子开关的第二端与第三端截止；当第一电子开关的第一端为低电平时，该第一电子开关的第二端与第三端截止，该第二电子开关的第一端为高电平，该第二电子开关的第二端与第三端导通。

5.如权利要求2所述的芯片保护电路，其特征在于：该逆变电路包括一逆变器，该逆变器的第一端用于接收缓冲电路输出的缓冲信号，第二端接地，第三端连接于该电源，第四端输出逆变信号。

6.如权利要求1所述的芯片保护电路，其特征在于：该触发器的电源引脚连接于一电源，接地引脚接地，时钟信号引脚及数据输入引脚通过一第三电阻接地，接地引脚接地，预设引脚用于接收该平台控制中枢的第一引脚输出的电平信号，清零引脚用于接收该逆变电路输出的逆变信号，第一输出引脚悬空，第二输出引脚用于根据该平台控制中枢的第一引脚输出的电平信号与该逆变信号输出对应的控制信号；当该平台控制中枢的第一引脚输出高电平信号，且第二引脚输出高电平信号时，该触发器的第二输出引脚输出低电平的控制信号；当该平台控制中枢的第一引脚输出低电平信号，且第二引脚输出高电平信号时，该触发器的第二输出引脚输出高电平的控制信号。

7.如权利要求4所述的芯片保护电路，其特征在于：该第一电子开关为一N沟道场效应管或一NPN型三极管，当该第一电子开关为N沟道场效应管时，该第一电子开关的第一端、第二端及第三端分别为N沟道场效应管的栅极、漏极及源极；当该第一电子开关为NPN三极管时，该第一电子开关的第一端、第二端及第三端分别为NPN三极管的基极、集电极及发射极。

8.如权利要求4所述的芯片保护电路，其特征在于：该第二电子开关的为一N沟道场效应管或一NPN三极管，当该第二电子开关为N沟道场效应管时，该第二电子开关的第一端、第二端及第三端分别为N沟道场效应管的栅极、漏极及源极；当该第二电子开关为NPN三极管时，该第二电子开关的第一端、第二端及第三端分别为NPN三极管的基极、集电极及发射极。