[发明专利]制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。

金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。

在Gate-last工艺中，由于N型晶体管和P型晶体管需要具有不同的功函数金属层，因此，通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图。如图1A所示，提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的第一伪栅极101和用于形成P型金属栅极的第二伪栅极102。在半导体衬底300上以及第一伪栅极101和第二伪栅极102的两侧还形成有应力层103。在应力层103上形成有层间介电层104。如图1B所示，去除第二伪栅极102，以形成第二填充开口105。如图1C所示，在第二填充开口105内形成P型金属栅极106。如图1D所示，去除第一伪栅极101，以形成第一填充开口107。然后，在该第一填充开口107内填充金属即可以形成N型金属栅极。

然而，在P型金属栅极106形成之后，需要去除第一伪栅极101以形成第一填充开口107，并且在第一填充开口107内填充金属之前还需要对其执行清洗步骤。在这些过程中，刻蚀气体和/或清洗溶液很容易损坏P型金属栅极106，而导致整个半导体器件失效。此外，在形成P型金属栅极106时需要进行一次化学机械研磨工艺，而在形成N型金属栅极时，该P型金属栅极106还需要再执行一次化学机械研磨工艺，两次化学机械研磨工艺很难控制P型金属栅极106的高度损失。

因此，目前急需一种制作半导体器件的方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：a)提供半导体衬底，所述半导体衬底上形成有第一伪栅极和第二伪栅极以及包围所述第一伪栅极和所述第二伪栅极的层间介电层；b)去除所述第一伪栅极，以形成第一填充开口；c)在所述层间介电层和所述第二伪栅极上以及所述第一填充开口内依次形成第一功函数层、第一碳基材料层和盖层，其中，所述第一功函数层填充所述第一填充开口的一部分，所述第一碳基材料层填充所述第一填充开口的其余部分；d)去除所述第二伪栅极上的所述第一功函数层、所述第一碳基材料层和所述盖层；e)在剩余的所述第一功函数层、所述第一碳基材料层和所述盖层的侧面形成侧壁；f)去除所述第二伪栅极，以形成第二填充开口；g)在所述第二填充开口内以及所述层间介电层、所述侧壁和剩余的所述盖层上依次形成第二功函数层和第二碳基材料层；h)执行平坦化工艺，以至少去除剩余的所述盖层；i)去除剩余的所述第一碳基材料层和所述第二碳基材料层，以形成第一开口和第二开口；以及j)在所述第一开口和所述第二开口内填充栅极材料层，以分别形成N型金属栅极和P型金属栅极。

优选地，所述第一功函数层和所述第二功函数层中的一个为N型金属栅极的功函数层，另一个为P型金属栅极的功函数层。

优选地，所述第一功函数层和所述第二功函数层是由TiN、TaN、TiAl和Ta中的一种或多种形成的。

优选地，所述盖层是由TiN、Ti、TaN、Ta、TiAl、SiN、SiO₂、SiCN和SiON中的一种或多种形成的。

优选地，所述第一伪栅极和所述第二伪栅极与所述半导体衬底之间形成有高介电常数层和位于所述高介电常数层上的保护层。

优选地，所述保护层是由TiN形成的。

优选地，在所述半导体衬底的表面和所述高介电常数层之间还形成有界面层。