[发明专利]电荷域滤波器及其方法

说明书

技术领域

本发明是关于一种滤波器，且特别是关于一种电荷域滤波器(charge-domain filter，CDF)。

背景技术

电荷域滤波器使用开关电容网络(switched-capacitor network)的滤波技术。开关电容网络为离散时间信号处理(discrete time signal processing)中常见的一种电路，其中包括多个开关与多个电容。凭借导通、不导通这些开关，电荷域滤波器可控制这些电容储存电荷的状况，以对输入信号进行滤波处理。相较于电容电阻式模拟滤波电路，开关电容网络的滤波效果主要由其中各电容之间的尺寸比例来决定。纵使因更改制程而改变了各电容的面积，由于各电容之间的尺寸比例关系理想上不会随着制程的更动而改变，所以开关电容网络的滤波效果依然不变。因此，开关电容网络相当适合制作于晶片中。

然而，因为电荷域滤波器会进行电荷取样，制程变异(process variation)将导致增益变异(gain variation)与直流偏移(DC offset)。若直流偏移很严重，接收器(receiver)中模拟数字转换器(Analog to Digital Converter，ADC)的可变增益放大器(variable gain amplifier，VGA)很难维持不变的增益(constant gain)。另一方面，电荷域滤波器的取样脉冲(sampling pulse)相关于输入取样率(input sampling rate)。此意味着脉冲宽度与输入取样率成反比(inversely proportional)。因此，基于电荷域滤波器相同的FIR系数(coefficient)，窄频(narrow band)电荷域滤波器将导致正增益变异(positive gain variation)，而宽频(wide band)电荷域滤波器将导致增益损失(gain loss)。

发明内容

为解决上述问题，本发明提出一种电荷域滤波器(charge-domain filter，CDF)，以提供增益与/或直流偏移校正(gain and/or DC-offset calibration)机制。

另根据一实施范例提出一种电荷域滤波器，包括开关电容网络(switched-capacitor network)以及时钟产生器(clock generator)。开关电容网络的输入端接收输入信号。开关电容网络依照多个时钟(elock)信号取样该输入信号，其中这些时钟信号的相位(phase)彼此不同。时钟产生器耦接至开关电容网络，以提供这些时钟信号。时钟产生器依据第一控制信号调整这些时钟信号的相位差，或依据第二控制信号调整这些时钟信号的脉冲宽度(pulse width)。

再根据一实施范例提出一种时钟产生器，用以产生多个时钟信号。时钟产生器包括N个单元脉冲胞UPC_1～UPC_N以及N个可编程宽度胞PWC_1～PWC_N。单元脉冲胞UPC_1～UPC_N相互串联。其中，第i个单元脉冲胞UPC_i依照第一频率取样第i-1个单元脉冲胞UPC_(i-1)输出的第i-1个延迟时钟，以获得第i个脉冲信号。第i个单元脉冲胞UPC_i依据第一控制信号将所述第i个脉冲信号延迟，以获得第i个延迟时钟。第i个单元脉冲胞UPC_i将所述第i个延迟时钟输出给第i+1个单元脉冲胞UPC_(i+1)。第i个可编程宽度胞PWC_i耦接至第i个单元脉冲胞UPC_i，以接收该第i个脉冲信号。第i个可编程宽度胞PWC_i依据第二控制信号调整第i个脉冲信号的脉冲宽度，以获得这些时钟信号中的第i个时钟信号clk_i。

再根据一实施范例提出一种电荷域滤波的方法，包括：接收一输入讯号于一开关电容网络，并依照多个时钟信号取样该输入信号，其中这些时钟信号的相位彼此不同；以及依据至少一控制信号调整一时钟产生器所产生这些时钟信号的相位差或脉冲宽度。

基于上述，本揭露实施方式可以不改变开关电容网络的这些时钟信号的预设脉冲宽度(default pulse width)而调整这些时钟信号的相位差，使得电荷域滤波器可以提供可变的频宽(variable bandwidth)、不变的增益(constant gain)与稳定的直流准位(stable DC level)。本揭露实施方式可以针对电荷域滤波器的制程变异问题，依据制程变异调整开关电容网络的这些时钟信号的脉冲宽度，以便补偿制程变异所导致的增益变异(gain variation)，使得电荷域滤波器可以提供不变的增益与稳定的直流准位。

附图说明