[发明专利]USB2.0时钟综合器电路

说明书

一.技术领域

本发明专利属于CMOS集成电路领域，针对USB2.0标准高速模式下的时钟要求，而发明的480M时钟综合电路，兼容高速模式、全速模式以及低速模式下对时钟的要求，且满足USB2.0规范要求。

二.技术背景

随着电脑通用串行总线USB(Universal Serial Bus，USB)是一种应用在计算机领域的新型接口技术，最早是由Compaq、Intel、Microsoft等多家公司与1994年11月共同提出的，其目的是使用USB来取代PC机现有的各种外围接口，使外设的连接具有单一化、即插即用、热插拔等特点。它的出现大大简化了PC机和外设的连接过程，使PC机接口的扩展变得更加容易。可以说，USB是计算机外设连接技术的重大变革。2000年4月，USB 2.0标准发布，增加更高的数据传输速率为480Mbps(High Speed)。2006年12月，USB直连(USB On.The.Go，USB OTG)技术发布，USB直连技术允许两个USB设备不经独立USB主机端直接相互通讯，极大地拓展了USB接口的使用范围。USB 2.0的高速480Mbps带宽，也使USB在存储和多媒体等方面有着广泛的应用。2007年9月18日，Pat Gelsinger在英特尔信息技术峰会上演示了USB 3.0，(又称为SuperSpeed USB)。USB 3.0标准由Intel和m、NEC、NXP、微软以及德州仪器共同开发，USB 3.0的目标是提供10倍于480Mbps的带宽，利用新增的两对高速线路开启的“Super Speed”模式，可以达到约5Gbi讥，并且可能使用光纤连接。USB 3.0的技术规范于2008年8月13日发行，其商业产品预计于2009年或2010年发行。USB 3.0新增了5个触点，两条为数据输出，两条数据输入，采用发送列表区段来进行数据发包，新的触点将会并排在目前4个触点的后方。USB3.0暂定的供电标准为900mA，将支持光纤传输。可以说，USB 3.0的时代刚刚拉开帷幕。

三.发明内容

本专利采用经典的锁相环(PLL)架构来产生480M的高速时钟，供给USB 2.0RX(接受端)和TX(发射端)使用。其中使用的压空振荡器(VCO)的结构和分频器的架构具有创新性，易实现，速度高，性能有大幅提高。本专利经过在0.13um、0.35um工艺流片并验证，具有量产的潜在价值。

四.附图说明

图1是本专利中使用锁相环(PLL)电路的结构示意图，采用的架构是主流的三阶锁相环架构，稳定性易于分析。

图2是本专利提出的电荷泵的电路，本专利不仅仅限于此方法，有相关知识的工程人员可以设计出其他类似的实现方法，但都属于本专利包含内容。本实现电路是将基准偏置电流复制转换为两路电流电压偏置充放电回路，使得充放电电流完全匹配，同时增加匹配器件，减小信号的过冲从而降低纹波，提高了时钟的性能。其基本作用是根据鉴频鉴相器的结果来对滤波器充电或者放电，以响应环路的变化。

图3是本专利采用的偏置电压产生电路，由一路电压产生两路电压信号，分别偏置PMOS管和NMOS管，使得VCO的时钟上升和下降的时间易于控制在相同的范围内，以降低VCO的相位噪声。图4是本专利提出的一种压空振荡器(VCO)的实现方法，图5是VCO单级的具体晶体管电路连接图，本专利不仅仅限于此方法，有相关知识的工程人员可以设计出其他类似的实现方法，但都属于本专利包含内容。本实现方法通过一个基准电流复制产生两路粗调电压，使得VCO振荡在一个低于所需频率的频率上，且与所需频率相差不是太大，为了是降低VCO增益，优化VCO相位噪声。然后通过PLL环路跟踪细调节，使得VCO振荡在所需频率上，完成时钟的产生。器的基础上，使用了超前进位链的方式解决了进位时带来的延迟过大的问题，大大提升了进位速度进而提升分频器的输入时钟范围，同时巧妙的借助进位链减少了面积和功耗。

五.具体实施方式

本专利实施按照USB2.0的规范要求，设计出480M高速时钟，具体如图2、3、4、5、6示意说明，本专利描述的实施方法，已经在0.13um、0.35um工艺流片并验证，面积以及性能有明显优势。对本专利的侵权，一般可以对其实施电路的分析来判断，在无法得到其电路的情况下，可以对其芯片进行解剖、拍照的反向分析方法来判断。可能侵权的机构包括各种有厂、无厂的芯片设计公司，研究机构、学校等。