[发明专利]用于内存系统的电压与时序校准方法

说明书

技术领域

本发明涉及内存领域，特别是涉及一种用于内存系统的电压与时序校准方法。

背景技术

现有内存系统，为减轻内存控制器的负载和提高工作时序，通常在内存条中会设置有用于缓存命令、地址、数据等的内存缓冲器。例如，在图1所示的内存系统中，设置有缓存控制信号、数据等于一体的全缓冲器，该全缓冲器分别与内存控制器及多个内存芯片单元通信连接；又例如，在图2所示的内存系统中，设置有缓存控制信号的控制缓冲器及缓存数据的数据缓冲器。

无论是设置何种内存缓冲器的内存系统，由于其工作时的低电压(电源电压VDD＜＝1.5V)及高速度(速度为800～2133Mbps)，因此在内存系统正常工作之前，先需要对内存控制器与内存缓冲器之间以及内存缓冲器与各内存芯片单元之间的接口进行时序和电压的校准。而在现有时序和电压的校准过程中，先由内存缓冲器发送各校准用的控制指令、写时序及写数据，并基于各内存芯片反馈回的数据来调整自身内存芯片侧的时序与电压，以实现自身内存芯片侧的时序与电压与各内存芯片的时序与电压的校准；随后，再由内存控制器发送各校准用的控制指令、写时序及写数据，并基于内存缓冲器反馈回的数据来调整自身的时序与电压，以实现内存控制器自身的时序与电压与内存缓冲器的内存控制器侧的时序与电压的校准。由于先进行内存缓冲器与各内存芯片单元之间的时序和电压的校准，因此，在内存缓冲器中需要设置校准用的控制指令、写时序及写数据等的信号产生单元以及时序、电压校准单元，如图1所示；同样，在内存控制器中也需要设置校准用的控制指令、写时序及写数据等的信号产生单元以及时序、电压校准单元。

对于内存控制器中的校准用的控制指令、写时序及写数据等的信号产生单元，通常可采用BIOS(即软件方式)来实现，使得对于内存控制器的设计简单且具备高灵活性；然而，对于内存缓冲器中的校准用的控制指令、写时序及写数据等的信号产生单元，如果也采用软件的方式来实现，则内存缓冲器中需要设置专用微处理器，而该专用微处理器的功能较为简单、但却需要输出较多控制信号，由此导致其设计较为复杂，进而直接导致成本的大幅提升；而若采用纯硬件来实现，则使得内存缓冲器的电路设计变得复杂，且一旦内存缓冲器芯片生产测试后发现问题，则又必须重新设计后再生产，从而增加了内存缓冲器的从设计至试生产、再至测试、再至量产的整个周期时间。

因此，极有必要对现有时序与电压校准方法进行改进。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于内存系统的电压与时序校准方法，以便简化内存缓冲器的电路。

为实现上述目的及其他相关目的，本发明提供一种用于内存系统的电压与时序校准方法，其中，所述内存系统包括内存控制器、至少一个与所述内存控制器通信连接的内存缓冲器、以及至少一个与内存缓冲器通信连接的内存芯片单元，所述用于内存系统的电压与时序校准方法至少包括步骤：1)所述内存控制器根据内存缓冲器基于自身内存控制器侧的时序和电压所传送回的数据来调整自身的时序和电压以及内存缓冲器的写电压，以实现自身的时序和电压与内存缓冲器的内存控制器侧的时序和电压的校准；以及2)所述内存控制器根据已经过内存控制器侧的时序和电压校准的内存缓冲器基于自身内存芯片侧的时序和电压所读取的来自内存芯片单元的数据，来调整该内存缓冲器的内存芯片侧的读写时序和读电压以及内存芯片单元的写电压，以实现内存缓冲器的内存芯片侧的时序和电压与所通信连接的内存芯片单元的时序和电压的校准，或者已经过内存控制器侧的时序和电压校准的内存缓冲器基于自身内存芯片侧的时序和电压所读取的来自内存芯片单元的数据，来调整自身内存芯片侧的读写时序和读电压以及内存芯片单元的写电压，以实现内存缓冲器的内存芯片侧的时序和电压与所通信连接的内存芯片单元的时序和电压的校准。

优选地，所述步骤1)包括步骤：

-内存缓冲器基于来自内存控制器的第一通信指令，并根据自身内存控制器侧的读时序和读电压将第一预定数据传送给所述内存控制器；

-所述内存控制器将自身的第一预定数据与基于自身的读时序和读电压所读取的来自内存缓冲器的第一预定数据进行比较以确定自身的读时序和读电压，进而实现自身的读时序和读电压与内存缓冲器的内存控制器侧的读时序和读电压的校准。

优选地，所述步骤1)包括步骤：