[发明专利]场效应晶体管互补反相器及其制备方法

说明书

技术领域

本发明涉及一种薄膜晶体管，更具体地说，涉及场效应晶体管互补反相器及其制备方法。

背景技术

互补的金属氧化物半导体(CMOS)反相器是构成数字集成电路的核心单元。为了在芯片上实现较多的功能和较快的速度则需要在单一芯片上集成较多的晶体管，这就要求减小晶体管的尺寸和导线所占据的面积，所以近几年芯片上晶体管的尺寸已经从微米级快速的减小到纳米级(目前高端芯片的尺寸已经达到26nm级别)，可是当集成电路的线宽到10nm以下时则会给芯片的制造带来较大的困难，所以仅仅依靠减小尺寸来增加集成度将不会持续太久。这就迫使将集成电路向立体多器件层的方向发展。

通常，互补反相器包括一起安装于基板上的PMOS晶体管和NMOS晶体管以互补彼此的功能，并将NMOS晶体管和PMOS晶体管的漏极连接作输出端，将它们的栅极连接作输入端，NMOS晶体管源极接地，PMOS晶体管源极接电源电压VDD，从而这种互补反相器具有两个晶体管的占用面积。

为了降低互补反相器的占用面积，已有的设计是采用PMOS晶体管和NMOS晶体管共用的公共栅极，这种布局可降低一定的占用面积。由于互补反相器在电子电路设计中的普及，进一步降低互补反相器的占用面积是目前的期望所在。

发明内容

本发明的目的在于提供一种进一步降低互补反相器占用面积的场效应晶体管逻辑反相器。

为实现上述目的，本发明的技术方案如下：

一种场效应晶体管互补反相器，包括：基板、N型场效应晶体管、与该N型场效应晶体管成对设置的P型场效应晶体管，该N型场效应晶体管和P型场效应晶体管共用一个栅电极并作为该互补反相器的输入端，该N型场效应晶体管的漏极和P型场效应晶体管的漏极连接作为该互补反相器的输出端；该基板上设有多个垂直分布的器件层，该N型场效应晶体管和P型场效应晶体管分别位于不同的器件层，分别为第一器件层和第二器件层。

采用上述结构的互补反相器，由于将N型场效应晶体管和P型场效应晶体管布置于垂直分布的不同器件层，形成了N型场效应晶体管位于P型场效应晶体管上方或P型场效应晶体管位于N型场效应晶体管上方的垂直布局，从而进一步降低了互补反相器的占用面积，有益于提高电路的集成度。

作为本发明上述场效应晶体管互补反相器的进一步改进，第一器件层上的场效应晶体管和第二器件层上的场效应晶体管占用的基板面积不同。从而可以在占用面积较小的晶体管所在的器件层上布置其他的晶体管以实现集成电路的其他功能。

作为本发明上述场效应晶体管互补反相器的一种优选方案：该第一器件层和第二器件层上设有至少一个通孔，该通孔中填有金属材料以连接所述N型场效应晶体管的漏极和P型场效应晶体管的漏极。

作为本发明上述场效应晶体管互补反相器的另一种方案：该第二器件层上晶体管的漏极越过所述多个器件层向下延伸，与所述第一器件层上晶体管的漏极连通。

本发明还公开了一种制备场效应晶体管互补反相器的方法，包括如下步骤：在基板上形成第一器件层场效应晶体管的源电极、漏电极、有源层和栅绝缘层；形成第一器件层场效应晶体管和第二器件层场效应晶体管共用的栅电极；形成第二器件层场效应晶体管的栅绝缘层、有源层、源电极和漏电极；连通该第一、第二器件层场效应晶体管的漏电极。

附图说明

图1为本发明的场效应晶体管互补反相器一个实施例的结构示意图；

图2为本发明的场效应晶体管互补反相器另一个实施例的结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

根据本发明的一个实施例，如图1所示，组成场效应晶体管互补反相器的N型场效应晶体管和P型场效应晶体管分布在两个不同的器件层，N型场效应晶体管形成在P型场效应晶体管的上方或者P型场效应晶体管形成在N型场效应晶体管的上方；第一器件层和第二器件层上设有通孔107，将第一器件层场效应晶体管的漏极102和第二器件层场效应晶体管的漏极112通过通孔107以金属材料相连接。另外，N型场效应晶体管和P型场效应晶体管共用一个栅电极层106，且共用的栅电极层夹在N型场效应晶体管和P型场效应晶体管的栅绝缘层105、115中间。