[发明专利]可动态和选择性停用内核以及重新设定多内核微处理器

权利要求书

1.一种可动态重设定的多内核微处理器，包含：

多个已初启用的内核，该每一已初启用的内核被设定为执行由一系统软件所发布的一终止指令，据以中止该每一已初启用的内核响应于一系统总线上的异动，其中该系统总线设置耦合于该多内核微处理器的外部；

其中，一终止指令停用的内核的中止(disable)遵行发送至该系统总线的一重置指令，但其仍可通过在多内核微处理器的一重置引脚，进行外部重置的方式来恢复执行功能而成一已启用内核，且若通过上述方法进行重置，除非该已启用内核再接收到另一终止指令，该已启用内核仍具有执行功能。

2.如权利要求1所述的可动态重设定的多内核微处理器，其中，当一内核在收到该终止指令而终止时，该内核因为无法对系统总线的异动产生响应，因此该内核将不会对该系统总线的窥探周期响应。

3.如权利要求1所述的可动态重设定的多内核微处理器，其中，该每一已初启用的内核更进一步设定对该终止指令响应，藉以使该每一已初启用的内核自行进入一省电睡眠状态。

4.如权利要求1所述的可动态重设定的多内核微处理器，其中该其他未接收到该终止指令的已初启用内核被设定为，通过接收到内部电源状态的一管理微码来调整彼此间的电源状态管理，而非依据任何已停用内核的电源状态需求值。

5.一种可动态重设定的多内核微处理器，包含：

多个处理内核，这些处理内核中，至少有一处理内核被指定为一主要内核；

至少一边带通信线，被设置于一系统总线的外部并且电性连接于一芯片组，藉以促进这些处理内核间的通信；

其中，这些处理内核中，至少有两处理内核电性连接于该边带通信线；

其中，该两处理内核被设定为有条件地驱动一输出至该边带通信线的一连接端，该连接端根据该两处理内核的指定，如果其中之一处理内核缺乏前述设定，则该处理内核作为主要内核；以及

其中，该两处理内核若有任何一个是被指定为主要内核，在运作时可重新设定该主要内核或移除原有的指定。

6.如权利要求5所述的可动态重设定的多内核微处理器，其中，每一内核包含一预设设定，该预设设定被存储于该内核内部逻辑中，藉以判断该内核是否被指定为主要内核。

7.如权利要求5所述的可动态重设定的多内核微处理器，其中，每一内核包含一存储器，该存储器用以存储对该内核的一修正指定。

8.如权利要求7所述的可动态重设定的多内核微处理器，其中，该存储器用以存储对该整个多内核微处理器所作的一修正设定，如果有修正设定的话，该修正设定用以辨识其他该多内核微处理器的已启用内核和这些启用内核的主要设定。

9.如权利要求7所述的可动态重设定的多内核微处理器，其中，每一内核设有内部电源状态的一管理微码，并依据该修正设定所存储的内容调整其电源状态管理。

10.一种中止包含多个内核的多内核微处理器内的一或多个内核的方法，包含：

通过上述一或多个内核的每一个内核执行一第一指令指示该内核自行中止，其中该第一指令包含在一系统软件程序；

对于未执行第一指令的其余内核，则执行一第二指令，该第二指令是指定该多内核微处理器内的一内核设定，该指定反映执行该第一指令后已被中止的一或多个内核，其中该第二指令包含在一系统软件程序内。

11.如权利要求10所述的中止包含多个内核的多内核微处理器内的一或多个内核的方法，其中该第一指令执行的一部分中，还包含使该内核停止响应于一总线上的异动，且该总线耦合于该多内核微处理器的外部。

12.如权利要求11所述的中止包含多个内核的多内核微处理器内的一或多个内核的方法，其中该第一指令执行的一部分中，还包含保有该内核响应于在外部重置多内核微处理器的重置引脚的功能，但除了中止内核响应于重置讯息指令之外。

13.如权利要求10所述的中止包含多个内核的多内核微处理器内的一或多个内核的方法，其中该第一指令执行的一部分中，还包含转变该内核至最小的功率消耗状态。

14.如权利要求10所述的中止包含多个内核的多内核微处理器内的一或多个内核的方法，其中该第二指令执行的一部分中，还包含将该内核设定存储于该内核内。