[发明专利]具有延伸引脚的半导体封装件及其制作方法

说明书

技术领域

本发明涉及一种半导体封装件，且特别是涉及一种具有延伸引脚的半导体封装件。 

背景技术

四方扁平封装无引脚型(Quad Flat No-lead type；QFN)封装具多种优点，包括引线电感减小、占用面积(footprint)尺寸小、更薄且信号传输速度更快。因此，QFN封装相当适用于具有高频(例如，射频频宽)传输的芯片封装。 

一般QFN封装若要提升散热效率，可以增加管芯座与外界空气接触的面积，但是，如此一来，环绕于管芯座且与管芯座共平面的引脚，与管芯的距离将会加大，导致焊线长度也须增长而影响电性效能。若要有良好的电性效能，则必须避免焊线长度过长，也就是需要缩短引脚与管芯的距离，但是，如此一来，管芯座与外界空气接触的面积将会变小，导致散热效率不佳。 

因此，业界正亟于发展具良好散热效率及高电性效能要求的QFN封装。 

发明内容

本发明的目的在于提供一种半导体封装件及其制作方法，其的设计是在无需缩减引脚数的情况下，通过加大管芯座(die pad)的设计，提高封装的导热散热效果。 

为达上述目的，本发明提供一种半导体封装件，其具有一管芯座、设置于该管芯座上的一管芯、设置在该管芯座旁至少一引脚以及一封胶体。该引脚具有一延伸部，而该延伸部的一下表面与该管芯座的一上表面部分重叠。该封胶体包覆该管芯、该管芯座、该引脚以及该延伸部，且该封胶体的一侧面与该引脚的一侧面共平面。 

本发明还提供一种半导体封装件的制作方法。先提供一载体，设置一金 属架于该载体上，且该金属架具有多个管芯座。设置一导线架在该载体上，且该导线架具有多个引脚及多个引脚延伸部，该些引脚延伸部的一下表面与该些管芯座的一上表面部分重叠，但该导线架不与该金属架物理接触。设置多个管芯于对应的该些管芯座上后，设置多个电连接件(electrical connector)于该些管芯和该些延伸部之间。提供一封胶体，包覆该些管芯、该金属架、该些电连接件点及该导线架。移除该载体、切割该封胶体、该金属架及导线架，以单体化该些管芯。 

本发明还提供一种半导体封装件的制作方法。先提供一载体，以矩阵方式设置多个金属板于该载体上。设置一导线架在该载体上，且该导线架具有多个引脚及多个引脚延伸部，该些引脚延伸部的一下表面与该些金属板的一上表面部分重叠，但该导线架不与该些金属板物理接触。设置多个管芯于对应的该些金属板上后，设置多个电连接件(electrical connector)于该些管芯和该些延伸部之间。提供一封胶体，包覆该些管芯、该些金属板、该些电连接件点及该导线架。移除该载体、切割该封胶体及导线架，以单体化该些管芯。 

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，幷配合所附附图作详细说明如下。 

附图说明

图1A为本发明的一实施例的一种半导体封装件的剖面示意图； 

图1B为本发明的另一实施例的一种半导体封装件的剖面示意图； 

图2A至图2F为本发明的一实施例的一种半导体封装件的制作流程剖面示意图； 

图3A至图3E为本发明的另一实施例的一种半导体封装件的制作流程剖面示意图。 

主要元件符号说明 

10、20：半导体封装件 

12：导线架 

100：胶带 

101：粘着层 

110：金属层 

110A、110B：金属区块图案/管芯座 

113a、123a：上表面 

113b、122b、123b：下表面 

111a：中央突起区块 

111b：周围延伸区块 

112：粘胶框 

120：引脚 

122：引脚基部 

123：引脚延伸部 

130：管芯 

132：焊垫 

140：焊线 

142：导电凸块 

150：封胶体 

具体实施方式

请参照图1A，其为本发明的一实施例的一种半导体封装件的剖面示意图。半导体封装件10包括一管芯座110A、一管芯130、至少一引脚120、至少一焊线140以及一封胶体150。 

管芯座110A具有一上表面113a及一相对应的下表面113b，管芯座110A材质可例如铜或铝合金，其厚度约为50微米。