[发明专利]带选择性浅槽通孔的LDMOS及其制备方法无效

专利信息
申请号: 201110435709.0 申请日: 2011-12-22
公开(公告)号: CN103177964A 公开(公告)日: 2013-06-26
发明(设计)人: 王星杰 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/78
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 刘昌荣
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 选择性 浅槽通孔 ldmos 及其 制备 方法
【权利要求书】:

1.带选择性浅槽通孔结构的LDMOS的制备方法,其特征在于,包括以下步骤:

1)在衬底上形成外延层、阱、栅极、体区、源区和漏区;

2)成长底层层间膜;

3)成长阻挡层;

4)涂布光阻,曝光,刻蚀掉要制作浅槽通孔的区域的阻挡层;

5)去掉光阻,成长顶层层间膜;

6)涂布光阻,曝光,进行高选择性刻蚀,刻蚀掉所述浅槽通孔区域的顶层层间膜和底层层间膜,并将源极、漏极和栅极区域的通孔刻蚀到阻挡层;

7)高选择性浅槽通孔刻蚀,将所述浅槽通孔刻蚀至体区;

8)在所述浅槽通孔的底部,离子注入与体区同型的掺杂源;

9)高选择性通孔刻蚀,刻蚀掉源极、漏极和栅极区域的阻挡层和底层层间膜;

10)按照常规工艺流程进行后续的制备工艺,直至完成LDMOS的制备。

2.根据权利要求1所述的方法,其特征在于,所述底层层间膜和顶层层间膜的材料为二氧化硅。

3.根据权利要求1所述的方法,其特征在于,步骤2)、5)中成长的底层层间膜和顶层层间膜的厚度为0.01~10微米。

4.根据权利要求1所述的方法,其特征在于,所述阻挡层的材料为氮化硅。

5.根据权利要求1所述的方法,其特征在于,步骤4),被刻蚀掉的区域的宽度为0.1~100微米。

6.根据权利要求1所述的方法,其特征在于,步骤8),注入的剂量为1012~1015原子/cm2,能量为10~2000KeV。

7.用权利要求1所述方法制备的LDMOS器件,其特征在于,该LDMOS的源端具有一个浅槽通孔,该浅槽通孔与体区连接,且底部与体区同型掺杂。

8.根据权利要求7所述的LDMOS器件,其特征在于,所述浅槽通孔的孔径为0.1~100微米。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110435709.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top