[发明专利]填充硅通孔的组合物、填充方法以及基板

说明书

相关专利申请的交叉引用

本申请要求2010年12月23日在韩国知识产权局提交的韩国专利申请No.10-2010-0133657的优先权，该申请的全文通过引用在此纳入。

技术领域

本发明涉及一种用于在基于硅中介层(interposer)的2.5D堆叠模块或3D堆叠硅模块生产中填充在硅芯片或硅中介层的晶片中形成的硅通孔(TSV，Through Silicon Via)的组合物，采用该组合物的TSV填充方法，和包含由该组合物形成的TSV插件的基板。

背景技术

随着无处不在的移动时代的到来，对向消费者提供各种服务的多媒体终端的需求与日俱增。为应对这种需求，大量关注已经投向通过整合不同功能来创造新服务的融合技术。

作为融合技术的潜在实现策略，系统内封装(SiP)和系统上封装(SoP)技术已经进入人们视线，这是因为即使构成系统的器件或组件在材料或制造工艺方面彼此不同，所述器件或组件也可集成在一个封装体或模块内，从而可实现性能改进、轻量化、小型化和成本节约。

在SiP技术中，更多关注投向了采用因短互接而能够减少电气寄生效应的硅通孔(TSV)技术，并实现了比传统2D芯片布局更有效率的3D芯片布局的3D堆叠技术。此外，考虑到尽管根据摩尔定律，半导体工业因尺度缩减而发展，但在将晶体管门电路长度缩减至亚20nm方面有限制，期望基于TSV的3D堆叠能够继续改进芯片集成。另外，TSV技术能够实现在工艺和/或材料方面存在差异的数字装置如存储器、CPU或基带、RF/模拟装置、电力装置、LED、芯片(如生物芯片)的3D封装。由于上述优点，TSV技术已经应用于CMOS图像传感模块、大容量存储器模块、集成的CPU-存储器模块、高亮度LED(HB LED)模块等的制造。

尽管有这些优点，TSV技术应满足商业成功的各种技术要求，例如在实现高纵横比的TSV形成技术、形成具有均匀厚度的介电层/种子层的技术、TSV填充技术、薄膜晶片处置技术、微凸形成技术、3D堆叠技术、测试技术等方面。

其中，TSV填充技术是生产低成本TSV结构中最重要的因素。常规TSV填充技术是在形成半导体器件后施加的或施加至硅中介层上的电镀铜技术。采用电镀铜的常规TSV填充工艺示于图1。

参考图1，在硅晶片1中形成的TSV中形成介电层2、阻隔层3和种子层4。所述TSV可通过反应性离子蚀刻(RIE)或激光钻孔形成。然后，对种子层4实施电镀铜，以采用铜5填充TSV。尽管未显示，可实施后续的回磨、化学机械抛光(CMP)、薄膜形成、封装工艺等，以形成3D或2.5D堆叠模块。

然而，上述电镀铜工艺需要昂贵的专用设备和专用镀液，由于其受专利权保护，因此并不能广泛使用。而且，填充直径50μm和深70μm的TSV需要10小时或更久，从而导致工艺成本显著升高。实际上，采用电镀铜的TSV填充成本占了全部TSV工艺成本的30％或更高。另外，在晶片的整个表面上实现均匀TSV填充是困难的，在TSV中容易形成不期望的空隙，当前可用的空隙测量技术如3D X射线非常耗时且精度低。此外，对于尺寸大于预定值的TSV，由于硅与铜间的热膨胀系数差异，TSV上的薄膜图案可能被破坏。

基于上述问题，已经报道了采用熔融焊料的TSV填充工艺。然而，处置焊料溶液是困难的，焊料的高熔点可能导致对晶片的热冲击，并且，与电镀铜类似，焊料与硅间存在显著的热膨胀系数差异。

已经提出了采用树脂代替金属的TSV填充技术，并已经应用于CMOS图像传感器领域。然而，该技术在应用于高密度TSV模块如硅中介层和存储器封装体时存在问题。

同时，在形成半导体器件或BEOL(后端线)前，TSV可形成为具有小直径并采用多晶硅(poly-Si)或钨填充。虽然该技术由于小尺寸TSV而能够提高布线密度，但多晶硅具有高电阻且钨具有高内应力，从而使得1μm或更高的沉积变得更困难，并对后续回磨和CMP工艺引起了许多问题。

发明内容

本发明提供一种填充硅通孔(TSV)的组合物。

本发明还提供一种采用该组合物的TSV填充方法。

本发明还提供一种包含由该组合物形成的TSV插件的基板。

根据本发明的一方面，提供一种填充TSV的组合物，包含：金属粉末；焊料粉末；能固化的树脂；还原剂；和固化剂。

根据本发明的另一方面，提供一种TSV填充方法，包括将上述组合物施加至其中包含TSV的基板表面，并使所述组合物插入TSV中；和在焊料粉末熔点或更高的温度下加热该基板。