[发明专利]一种FinFET器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种具有局部绝缘体上硅结构的FinFET器件的制造方法。

背景技术

现有的互补金属氧化物半导体(CMOS)晶体管是二维的，随着沟道尺寸的不断缩小，与短沟道效应有关的问题越来越难以克服。因此，芯片制造商正在开发具有更高功效的三维立体式的晶体管，例如鳍式场效应晶体管(FinFET)，其可以更好地适应器件尺寸按比例缩小的要求。

现有的形成FinFET的方法通常包括以下工艺步骤：鳍(Fin)的形成→阱区注入→栅的形成→侧壁的形成→扩展区注入→侧壁的形成→源/漏区的选择性生长→源/漏区注入→自对准硅化物的形成→接触孔的形成以及其它前端工序。在上述工艺步骤中，鳍(Fin)的形成有两种方法。一种方法是：在硅基体上直接蚀刻出Fin，然后在硅基体上沉积氧化物以隔离所述Fin；该方法的缺点是：由于所述Fin具有很大的高宽比，因而在所述Fin之间形成氧化物层是很困难的，效果也不是很好。另一种方法是：在硅基体上先形成一硅氧化物层以形成绝缘体上硅(SOI)结构，然后在所述绝缘体上硅结构的上面外延生长一硅层，蚀刻所述硅层以形成所述Fin；该方法的缺点是：制造成本很高，同时所述硅氧化物层的散热性较硅基体差，会导致沟道中的热量不能有效散失，造成温度升高，影响迁移率，对器件性能有负面影响。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种FinFET器件的制造方法，包括：提供硅基体，并在所述硅基体上依次形成一衬垫层和一硬掩膜层；图形化所述硅基体，并蚀刻所述硅基体以形成所述FinFET器件的Fin；在所述硅基体上形成栅极叠层结构，蚀刻所述栅极叠层结构以形成所述FinFET器件的栅极，并在所述栅极的两侧形成第一侧壁体；在所述Fin的两侧形成第二侧壁体；蚀刻所述硅基体，以在所述Fin的源/漏区的下方形成一沟槽；在所述硅基体上形成一可流动的氧化物层，以完全填充所述沟槽；在所述硅基体上形成一光致抗蚀剂层，并回蚀刻所述光致抗蚀剂层；去除未被所述光致抗蚀剂层覆盖的氧化物层；去除所述光致抗蚀剂层，并去除位于所述第一侧壁体和第二侧壁体上的剩余的氧化物层；去除所述第二侧壁体。

进一步，所述衬垫层的材料为氧化物。

进一步，所述硬掩膜层的材料为氮化硅。

进一步，采用化学气相沉积工艺形成所述栅极叠层结构。

进一步，所述栅极叠层结构包括自下而上依次层叠的高k介质层、栅极材料层和覆盖层。

进一步，所述第一侧壁体和所述第二侧壁体的材料为氮化硅。

进一步，所述第一侧壁体的宽度大于所述第二侧壁体的宽度与所述Fin的宽度的一半之和。

进一步，采用先各向异性蚀刻再各向同性蚀刻的工艺蚀刻所述硅基体以形成所述沟槽。

进一步，所述沟槽的深度大于所述第二侧壁体的宽度与所述Fin的宽度的一半之和但小于所述第一侧壁体的宽度。

进一步，采用化学气相沉积工艺形成所述氧化物层。

进一步，所述回蚀刻直到使所述光致抗蚀剂层仅覆盖位于所述Fin两侧的氧化物层时终止。

进一步，采用湿法蚀刻工艺去除未被所述光致抗蚀剂层覆盖的氧化物层。

进一步，采用湿法蚀刻工艺去除剩余的氧化物层。

进一步，采用湿法蚀刻工艺去除所述第二侧壁体。

进一步，在去除所述第二侧壁体之后，还包括以下工艺步骤：扩展区注入、形成间隙壁结构、源/漏区注入、形成自对准硅化物、形成接触孔及金属互连线。

本发明还提供一种FinFET器件，所述FinFET器件具有一位于源/漏区下方的局部绝缘体上硅结构，并且所述局部绝缘体上硅结构采用上述方法形成。

根据本发明，可以在鳍(Fin)的源/漏区形成掩埋氧化物层以实现所述Fin之间的良好隔离，同时由于所述Fin的沟道区未形成掩埋氧化物层以及不需在所述掩埋氧化物层上外延生长新的硅层，因而可以降低制造成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1J为本发明提出的具有局部绝缘体上硅结构的FinFET器件的制造方法的各步骤的示意性剖面图；

图2为本发明提出的具有局部绝缘体上硅结构的FinFET器件的制造方法的流程图。

具体实施方式