[发明专利]一种低功耗时钟频率检测电路

说明书

技术领域

本发明涉及安全芯片领域，尤其是涉及一种信息安全芯片中对系统时钟进行监视的低功耗时钟频率检测电路。

背景技术

安全芯片在信息社会的各个领域中应用广泛，其主要功能包括对用户关键数据的安全存储、加密、解密以及身份识别等。正因为安全芯片中数据的重要性，故障攻击成为获取安全芯片中数据的主要攻击手段之一。故障攻击是指让芯片工作在非正常工作条件下，比如异常电压、温度、时钟频率、电磁环境等等，这些非正常的工作条件可能诱导芯片发生错误的行为，让芯片内部的一些安全操作失效，导致芯片采取的安全措施被旁路，进而泄漏机密数据。

发明内容

本发明为了解决现有技术安全芯片因故障攻击而导致泄漏机密数据的技术问题，提供了一种低功耗时钟频率检测电路。

为解决上述技术问题，本发明采用的技术方案为设计一种低功耗时钟频率检测电路，包括用于输入系统时钟的系统时钟端和用于输入系统使能信号的系统使能端，所述低功耗时钟频率检测电路还包括：

时钟使能电路，其输入端分别与系统时钟端和系统使能端相连，并在系统使能端输入的使能信号有效时输出系统时钟；

频率采样电路，其输入端与所述时钟使能电路的输出端相连，并对系统时钟的上升沿进行采样，且根据采样同时输出电平相反的两路控制信号；

电荷泵，其输入端分别与所述频率采样电路的输出端相连，并根据所述两路控制信号进行周期性的充电和放电；

比较器，其输入端分别与所述电荷泵的输出端和预设的基准电压相连，并对电荷泵的输出电压与基准电压进行比较后输出比较信号，所述基准电压为系统时钟的频率为基准频率时电荷泵的最大电压；

输出级，其输入端分别与所述比较器的输出端、所述时钟使能电路的输出端和所述系统使能端相连，其在系统时钟的上升沿对所述比较器输出的比较信号进行处理，并在系统时钟的频率偏离基准频率时输出相应的检测电平。

所述时钟使能电路由一个第一与门构成。

所述频率采样电路由第一D触发器、第二D触发器、第一或门、第二与门和延时单元构成，且所述第一D触发器和第二D触发器的时钟输入端均与所述时钟使能电路的输出端连接，所述第一D触发器和第二D触发器的复位端均与第二与门的输出端连接，所述第一D触发器和第二D触发器的数据输入端均接高电平，第一D触发器的反向数据输出端与所述第一或门的输入端相连，所述第二D触发器的正向数据输出端与所述延时单元连接后再连接到所述第一或门的另一输入端，所述第一或门的输出端与所述第二与门的一输入端相连，所述第二与门的另一输入端与系统使能端相连。

所述电荷泵由充电电流源、充电开关、放电开关和电容组成，且所述充电电流源、充电开关和放电开关依次串接后接地，且所述充电开关和放电开关的控制端分别与所述第一D触发器和第二D触发器的输出端相连，所述电容的一端与所述充电开关和放电开关的连接点连接，另一端接地，所述充电开关和放电开关分别在所述两路控制信号的控制下交替导通对电容进行周期性充电和放电。

所述比较器的正向输入端与所述电荷泵的输出端相连，反向输入端与所述预设的基准电压相连，所述比较器还具有一使能端，且所述使能端与所述系统使能端相连。

所述输出级由第三D触发器和第二或门组成，所述第三D触发器的数据输入端和所述或门的一输入端均与所述比较器的输出端相连，所述第三D触发器的时钟输入端与所述时钟使能电路的输出端相连，所述第三D触发器的复位端与所述系统使能端相连，所述第三D触发器的正向数据输出端与所述第二或门的另一输入端相连，所述第二或门的输出端输出检测电平。

本发明通过设置时钟使能电路、频率采样电路、电荷泵、比较器和输出级，通过对系统时钟的检测并在系统时钟频率偏离基准频率时发出检测电平来判断当前系统时钟的频率正常与否。通过检测系统时钟频率，发现系统时钟频率的异常，并向系统发出警告，使得系统做出相应的保护措施，从而有效防止信息泄漏。

附图说明

下面结合实施例和附图对本发明进行详细说明，其中：

图1是本发明低功耗时钟频率检测电路的一实施例电路图；

图2是图1中各处的波形图。

具体实施方式

请参见图1和图2。本发明低功耗时钟频率检测电路包括依次连接的时钟使能电路20、频率采样电路21、电荷泵22、比较器23和输出级24。其中：

时钟使能电路21的输入端分别与系统时钟端CLK和系统使能端EN相连，并在系统使能端输入的使能信号有效时输出系统时钟。