[发明专利]一种漏电控制电路及其方法

说明书

技术领域

本发明涉及芯片领域，更具体的说，涉及芯片的电源控制领域，尤其是一种漏电控制电路及其方法。

背景技术

目前，接触卡、智能卡应用非常广泛，读卡器的种类繁多，但是读卡器的差别比较大，不同读卡器的上电速度不同。芯片的输入输出电路（IO）一般分前驱逻辑部分和后驱逻辑部分，它们电压分别采用内部电源和外部电源。在芯片上电时，芯片内部电源建立需要一定的时间。通常外部电源电压先上，而内部电源后上，在内部电源建立的过程中，IO前驱逻辑部分可能存在不定态，可能导致IO上出现比较大的漏电。这种上电时的漏电现象比较常见。如果IO漏电过大，可能会触发读卡器的短路保护，同时由于接触卡不能集成限流电阻，所以比较难控制IO上电的电流。

现有的IO的电路结构如图1所示。上电期间，由于IO的低压控制逻辑的电源还处于建立过程中，会导致低压逻辑工作异常，进一步导致高压控制逻辑工作异常，从而同时开启HNM1和HPM1这2个大的驱动管，引起大的漏电。

现有技术中，暂时还没有能控制这种上电时引起的漏电问题。

发明内容

为了克服上述问题，本发明采用一种简单的控制逻辑来控制IO的低压控制逻辑的电源的上电时间和上电速度，保证在芯片上电完成和数字复位完成后，才开启IO的电源。

本发明提出了一种漏电控制电路，包括：控制信号生成模块，用于把原始控制信号转化成第一控制信号和第二控制信号，其中第一控制信号和第二控制信号的跳变沿相互错开；低压电源控制模块，包括功率管和泄放管，泄放管用于放电，并受所述第二控制信号控制，所述功率管在所述第一控制信号的控制下控制低压控制逻辑的电源。

进一步，控制信号生成模块采用异步逻辑电路把原始控制信号转化成第一控制信号和第二控制信号。具体的，控制信号生成模块可以包括第一延迟模块、第二延迟模块以及或门，其中所述原始控制信号通过第一延迟模块产生第二控制信号; 第二控制信号通过第二延迟模块产生的信号与原始控制信号进行或操作输出第一控制信号。控制信号生成模块还可以包括一延迟模块、或门和与门，其中所述原始控制信号通过延迟模块产生第一延迟信号，所述第一延迟信号与所述原始控制信号进行进行或操作输出所述第一控制信号，所述第一延迟信号与所述原始控制信号进行与操作输出第二控制信号。

进一步，在所述低压电源控制模块中，功率管的源端接芯片内部电源，栅端接所述第一控制信号，功率管的漏端接所述泄放管的漏端和低压控制逻辑的电源，泄放管的源端和栅端分别接地和第二控制信号。

本发明还提出了一种漏电控制方法，包括：原始控制信号转化成跳变沿相互错开的第一控制信号和第二控制信号；所述第一控制信号通过功率管控制低压控制逻辑的电源;所述第二控制信号控制用于放电的泄放管。进一步地，所述原始控制信号转化成跳变沿相互错开的第一控制信号和第二控制信号包括：所述原始控制信号经过延迟产生第二控制信号；所述第二控制信号经过延迟，再与原始控制信号进行或操作产生第一控制信号。

进一步地，所述原始控制信号转化成跳变沿相互错开的第一控制信号和第二控制信号包括：所述原始控制信号经过延迟产生第一延迟信号；所述第一延迟信号与所述原始控制信号进行或操作产生所述第一控制信号；所述第一延迟信号与所述原始控制信号进行与操作产生第二控制信号。

通过本发明提出的方案，简化了控制电路，减小了内部电源建立过程中引起的IO漏电。

附图说明

图1为现有的IO电路结构。

图2本发明的漏电控制电路的功能示意图。

图3为本发明的漏电控制电路的内部结构。

图4为本发明的一种控制信号生成模块的电路结构。

图5为图4所示电路的时序图。

图6为本发明的另一种控制信号生成模块的电路结构。

图7为图6所示电路的时序图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明提出了一种漏电控制电路及方法，通过一个简单的电路控制低压控制逻辑的电源，从而减小了上电期间IO上的漏电。

图2示出了该漏电控制电路的功能示意图，控制信号生成模块把输入的原始控制信号Vctrl转化为CP和CN信号，分别控制两个开关K0和K1，从而控制了低压控制逻辑的电源。图中，VDD表示芯片内部电源，VCC表示外部电源。

图3示出了该漏电控制电路的内部结构，该电路包括控制信号生成模块和低压电源控制模块。