[发明专利]鉴相滤波器、数字锁相环电路和时钟发生方法

说明书

技术领域

本发明涉及一种鉴相滤波器、数字锁相环电路和时钟发生方法，且更具体地说，涉及一种无精度限制的鉴相滤波器、数字锁相环电路和时钟发生方法。

背景技术

图1是一种常规数字锁相环(Phase-Locked Loop，PLL)的电路方块图。在图1中，鉴相器(Phase Detector)(或相位比较器)110用以确定并输出反馈信号与参考信号之间的相位误差。该相位误差比较结果通常反映为一个方向信号以及两个脉冲信号。例如，当反馈信号与参考信号之间存在频率差异时，根据两者频率比较的结果，输出相反电平的方向信号，同时两个脉冲信号的脉宽也各自发生或变宽或变窄的相反的变化。低通滤波器(Low Pass Filter)(或环形滤波器)120与鉴相器110连接。鉴相器110把上述反映相位误差的信号提供给低通滤波器120，而低通滤波器120对所述相位误差信号进行滤波以产生数字控制信号。数控振荡器(Digitally Controlled Oscillator)130取决于数控信号并产生一输出信号。数字锁相环电路100的输出信号经除法器(Divider)140的分频而产生前述的反馈信号。

常规数字锁相环电路100具有以下缺陷：一是输出信号受叠加到参考信号上的噪声(noise)的影响很大。传统的锁相环电路100的经过反馈振荡，仅有当反馈信号与参考信号的频率相同且相位相同时才能稳定。因此，如果参考信号因异常的抖动(噪声)而产生频率变化，则鉴相器110会检测出相应的相位误差，随即低通滤波器120根据相位误差调整输出信号。要减小输出信号抖动，须精确设计低通滤波器以消除输入信号的相位噪声影响。二是相位误差检测的精度较低，进而影响整个数字锁相环电路的校正灵敏度。由于误差信号量化的精度、线性度，都会影响到低通滤波器的滤波效果。然而，一般的鉴相器110对于相位误差的量化处理是有极限的。对于非常小的相位误差，一般的鉴相器110的能力很难将其量化，从而影响到数控振荡器130的输出，使得输出信号伴随着更大的抖动。

图2是一种已知的改良式鉴相器电路图，用于替换图1架构中的鉴相器。在图2中，鉴相器为了提升相位误差的量化精度，使用一连串的延迟元件210，这一连串的延迟元件210用来减少因量化不准确所导致的问题。但是，这种改良设计还是有偏差的，必需在每一个延迟元件的延迟时间都是一致的情况下才会准确，例如每一个延迟元件的延迟时间都是精确的10微微秒(picosecond，10^-12sec)。在真实情况要实现图2的改良式鉴相器是有困难的，极有可能对某些相位误差检测变成非线性。由于此鉴相器的非线性量化，导致数字锁相环电路的输出信号仍会伴随着抖动。

如何改进现有技术的缺点，提升数字锁相环电路的抗干扰能力，减少因参考信号的噪声而产生的输出信号颤抖，同时，提升相位误差检测的精度，增强对极小的相位误差的处理能力，这是一个有待克服的课题。

发明内容

有鉴于此，本发明提出一种鉴相滤波器、数字锁相环电路和时钟发生方法，借以解决背景技术所述及的问题。

本发明提供一种用于数字锁相环电路的鉴相滤波器，其包括一鉴相与方向判断单元、一控制字计数器以及一控制单元。鉴相与方向判断单元接收一参考信号、一方向信号、一第一脉冲信号及一第二脉冲信号，鉴相与方向判断单元根据参考信号的边缘点检查方向信号、第一脉冲信号及第二脉冲信号之间的电平变化，当检查结果为参考信号的频率高于反馈信号则输出一第一调整信号，而当检查结果为反馈信号的频率高于参考信号则输出一第二调整信号。控制字计数器耦接鉴相与方向判断单元的输出，根据第一调整信号或第二调整信号来调整并且输出一可编程数控信号。控制单元耦接鉴相与方向判断单元。控制单元根据参考信号与鉴相与方向判断单元的检查结果，当有检测出第一脉冲信号或第二脉冲信号的宽度变化时则在一预设期间内禁能鉴相与方向判断单元，接着再致能鉴相与方向判断单元，使鉴相与方向判断单元重新检查累计的相位误差是否使第一脉冲信号及第二脉冲信号的宽度产生变化。