[发明专利]一种JPEG图像的数字水印处理系统及方法

权利要求书

1.一种JPEG图像便携式数字水印处理系统，其特征在于： JPEG图像便携式数字水印处理装置由由中央处理模块FPGA 、JTAG接口、SDRAM存储器、Flash存储器、SD卡接口和LED指示灯组成，中央处理模块FPGA 由Nios II处理器、数字水印处理模块、JTAG控制器、SDRAM控制器、三态桥控制器、SD卡控制器、PIO控制器组成，各个组件通过数据总线采用常规连接接在一起；JTAG接口、SDRAM存储器、Flash存储器、SD卡接口和LED指示灯采用常规连接方式分别和JTAG控制器、SDRAM控制器、三态桥控制器、SD卡控制器、PIO控制器连接；数字水印处理模块由JPEG_Decoder模块、DCT2变换模块、水印嵌入模块、IDCT2变换模块、JPEG_Encoder模块组成；JPEG_Decoder模块与DCT2变换模块连接，DCT2变换模块与水印嵌入模块连接，水印嵌入模块与IDCT2变换模块连接，IDCT2变换模块与JPEG_Encoder模块连接，JPEG_Decoder模块和JPEG_Encoder模块接在数据总线上，数字水印处理模块中各个模块间采用常规方式连接。

2.根据权利要求1所述的一种JPEG图像的数字水印处理系统，其特征在于：将JPEG_Decoder模块、JPEG_Encoder模块、二维DCT变换和二维IDCT变换用Verilog HDL语言进行编写，封装成组件模块，用自定义指令的方式通过数据总线对各组件进行连接，以实现各个模块的协同工作。

3.根据权利要求1所述的一种JPEG图像便携式数字水印处理系统，其特征在于：所有外设都是通过数据总线与Nios II处理器相连接；所有外设的接口与数据总线时钟同步。

4.根据权利要求1所述的一种JPEG图像便携式数字水印处理系统，其特征在于：数据总线是一种协议较为简单的片内总线，总线接口分为两类：主端口和从端口；主端口是一个主控接口，从端口是一个从控端口，主端口具有与其相接的数据总线控制权；从端口控制数据总线的从读和从写；传输结构有：数据总线从读、数据总线带一个延迟状态从读、数据总线从写和数据总线带一个延迟状态从写。

5.根据权利要求1所述的一种JPEG图像便携式数字水印处理系统，其特征在于：装置配备有JTAG接口，可以使用USB_Blaster数据线将本处理系统与个人计算机连接。

6.一种JPEG图像便携式数字水印处理系统的使用方法，首先在SD卡中建立三个文件夹，分别用于存放原始图像、已嵌入水印信息的图像和需要嵌入的水印图像；JPEG图像的数字水印处理系统，开机后自动加载固化在Flash存储器中的程序，硬件程序通过三态桥控制器和数据总线加载到Nios II处理器中，形成系统的硬件架构；软件程序通过三态桥控制器、数据总线和SDRAM控制器加载到SDRAM存储器中运行，程序读取SD卡中存储的原图像数据，通过SD卡控制器、数据总线和SDRAM控制器缓存到SDRAM存储器中；然后将图像数据通过SDRAM控制器和数据总线送入数字水印处理模块中处理；再将含水印信息的JPEG图像数据通过数据总线和SDRAM控制器缓存到SDRAM存储器中；最后将图像数据通过SDRAM控制器、数据总线和SD卡控制器回写到SD卡接口中的SD卡里，存储已经嵌入水印信息的JPEG图像；存储完毕后，Nios II处理器通过数据总线向PIO控制器发送指令，使LED指示灯亮起，表明JPEG图像的数字水印处理完成；其特征在于：数字水印处理模块针对JPEG格式图像水印嵌入方法按以下步骤实现：

第一步：将JPEG图像通过JPEG_Decoder模块解码成24位RGB位图；

第二步：将24位RGB位图的R、G、B三个分量分解出来；

第三步：提取三个分量的低3位低2位和低3位数据；

第四步：将提取出的3、2、3位数据重新组合成一个8bits的数组，构成一幅灰度图像；

第五步：每8×8个图像数据进行二维DCT变换得到相对应的频域系数矩阵；

第六步：将每4个水印数据依次叠加到频域系数矩阵中的4个中频系数上，

再对嵌入后的系数矩阵进行二维IDCT变换得到已经嵌入水印信息的图像矩

阵，构成一幅含水印信息的灰度图像；

第七步：将含水印信息的灰度图像按每一个8bits数组拆分出3、2、3位数

据，重新再替换回R、G、B三个分量中的低3位低2位和低3位，得到含水

印信息的24位RGB位图；

第八步：将含水印信息的24位RGB位图通过JPEG_Encoder模块编码成JPEG

图像，既得到含水印信息的JPEG图像。