[发明专利]一种在转接板上实现电绝缘的方法

说明书

技术领域

本发明涉及一种电绝缘的方法，特别还涉及一种在含有TSV的转接板上制作金属再布线层时实现电绝缘的方法。

背景技术

近几年来，先进的封装技术已在IC制造行业开始出现，特别是三维(3D)封装首先突破传统的平面封装的概念，组装效率高达200％以上。它使单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，业界称之为叠层式3D封装；其次，它将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小；再则，它将多个不同功能芯片堆叠在一起，使单个封装体能够实现更多的功能，从而形成系统芯片封装新思路；最后，采用3D封装的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍。通过垂直堆叠芯片建立3D封装结构，TSV能够提供更高地封装集成度。3DTSV互连可以减小物理尺寸节省有用的空间，缩短互连长度减小信号延迟来加快运行速度。2008国际半导体技术路线图确立的最终目标是在单一系统上进行异质集成，TSV互连在这个目标中扮演着重要角色，它可以提供低成本、可靠的通孔制备技术，适合的通孔填充材料的选择，新颖的电学和热学问题设计解决方案。

随着电子产品与电子系统的逐步小型化和多功能化，TSV三维集成技术变得越来越不可或缺。在TSV互连技术中，芯片与芯片之间，芯片与基板之间的互连一般都通过一块含有TSV结构的半导体基板(即interposer)进行连接。目前，interposer技术很可能是把早期三维集成技术应用于商业用途的技术之一。有TSV结构的interposer将在普通的具有小尺寸、高I/O密度和低功耗的封装平台上提供多芯片集成的一种手段。采用硅作为interposer基板的优势在于：对于高密度的金属化可以采用IC工艺完成；硅通孔的刻蚀技术已经成熟；用硅作为interposer基板与芯片互连时CTE匹配。

对于interposer的制造主要包括以下几大部分：TSVs，正面金属化，临时键合与减薄，背面金属化，组装等。其中，interposer金属化步骤对于不同的研究单位来说具有不同的工艺方法。现有文献公开了当TSV结构形成后，硅基底进行反向刻蚀，直至TSV结构被曝露出来一定高度，然后再在基底表面制作一层绝缘材料包围曝露出来的TSV结构，再进行化学机械抛光(CMP)操作使基底平坦化，最后在上面制作金属再布线层，完成金属化步骤。在进行反向刻蚀时，采用干法刻蚀技术，需要对整个硅基底进行大面积的干法刻蚀，在刻蚀硅基底的同时也会刻蚀TSV孔中金属材料，这样被刻蚀的金属材料会对设备产生污染，不利于生产。现有文献中还公开了一种当TSV形成后，在硅基底上制作一层绝缘层，然后在对着TSV孔的位置制作一个小于TSV孔大小的开口，再制作RDL，完成金属化步骤。此方法虽然可以避免设备的污染问题，但是同时也带来的新的问题，即互连结构的可靠性问题。因为在TSV上方制作开口时，开口的大小不能大于TSV的尺寸，否则互连金属线会和硅基底产生电接触。但是当TSV孔径很小时，互连的可靠性就很难保证。

发明内容

为解决现有技术中存在的上述问题，本发明提供了一种完全绝缘、工艺简单的在含有TSV的转接板上制作金属再布线层时实现电绝缘的方法。

具体技术方案由如下步骤实现：

一种在含有TVS结构的半导体基板实现电绝缘的方法，包括如下步骤：

A在一半导体基底上至少有一个TSV结构，所述TSV结构从所述半导体基底的上表面延伸到下表面，所述TSV结构的侧壁包括一绝缘层，所述TSV结构内包括导电材料；

B湿法刻蚀所述半导体基底的上表面，使所述TSV结构一端曝露出所述半导体基底上表面；

C在所述半导体基底的上表面制作绝缘材料，整平所述半导体基底的上表面，并使所述TSV结构一端曝露出所述半导体基底上表面；

D在所述半导体基底的上表面的绝缘材料上制作金属再布线层。

一种在转接板上实现电绝缘的方法，还包括如下步骤：

A在一半导体基底上至少有一个TSV结构，所述TSV结构从所述半导体基底的上表面延伸到下表面，所述TSV结构的侧壁包括一绝缘层，所述TSV结构内包括导电材料；

B在所述半导体基底的上表面制作光刻胶，并使所述光刻胶图形化，并在所述TSV结构周围形成刻蚀区，湿法刻蚀所述半导体基底的上表面的刻蚀区，形成沟槽；

C剥离所述光刻胶，在被刻蚀出的所述沟槽内制作绝缘材料；

D整平所述半导体基底的上表面，并使所述TSV结构一端曝露出所述半导体基底的上表面；