[发明专利]处理器系统及其多通道内存拷贝DMA加速器和方法

权利要求书

1.一种处理器系统，包括处理器核，以及内存，其特征在于，还包括通过数据总线连接在处理器核及内存之间的多通道DMA加速器；

所述多通道DMA加速器，用于在处理器核发出内存拷贝命令产生数据读写请求时，根据所述数据读写请求的任务信息判断并分解所述数据读写请求的任务信息，并根据分解后的数据读写请求的任务信息，以及其中多个读写通道的读写频率和优先级，以及所述读写通道的标记位的值，控制多个读写通道并行向内存发出多次读写请求，完成数据读写。

2.根据权利要求1所述的处理器系统，其特征在于，还包括连接在内存及多通道DMA加速器之间的缓存模块，用于缓存在内存和多通道DMA加速器之间传输的数据。

3.根据权利要求1所述的处理器系统，其特征在于，所述多通道DMA加速器包括至少一DMA引擎模块和两个接口；

所述DMA引擎模块，用于根据所述数据读写请求的任务信息判断并分解所述数据读写请求的任务信息，并根据分解后的数据读写请求的任务信息，以及其中多个读写通道的读写频率和优先级，以及所述读写通道的标记位的值，控制多个读写通道并行向内存发出多次读写请求；

所述至少两个接口，为至少一个数据接口和一个控制与通信接口；

所述数据接口，用于传输所述内存拷贝命令的数据读写请求所需要读写的数据；

所述控制与通信接口，用于与所述处理器核和内存进行通信，接收处理器核配置数据，并根据所述配置数据配置并存储至所述读写通道的配置寄存器。

4.根据权利要求3所述的处理器系统，其特征在于，所述接口为基于128位的总线的接口，通过该数据总线完成内存单元的读写操作；所述缓存模块为二级缓存模块。

5.根据权利要求3所述的处理器系统，其特征在于，所述DMA引擎模块包括多个读写通道及其相应的标记位，连接所述处理器核和所述内存的两个流控单元及数据缓冲区；

所述多个读写通道至少包括一读通道和一写通道；

所述读通道，用于在所述流控单元的控制下，从所述内存中读取数据到所述处理器核；

所述写通道，用于在所述流控单元的控制下，将处理器核发送来的数据写入到内存；

所述流控单元，用于根据配置寄存器中的配置数据和读写通道的标记位的值，以及初始化时设置的值统计各读写通道使用数据总线的情况，将数据总线分配给优先级最高的读写通道使用，对每条读写通道的频率和优先级进行控制，控制不同的通道启动不同的数据传输任务，并与处理器核的控制单元交互读写通道的工作状态；

所述数据缓冲区，用于缓存读写通道中的数据；

每一所述读写通道包括一配置寄存器，用于接收并存储处理器核发送来的、供读写通道读写的配置数据；

每个标记位标记所述读写通道每次读写请求所读写的数据量。

6.根据权利要求1至5任一项所述的处理器系统，其特征在于，所述处理器核的控制单元，包括初始化子单元和配置子单元，其中：

所述初始化子单元，用于在处理器核进行初始化时，对所述流控单元进行初始化，设置其初始工作状态，并启动通道的数据传输任务；

所述配置子单元，用于通过所述控制与通信接口，向每条读写通道发送配置数据到所述读写通道的配置寄存器，设置每条读写通道的相应的配置寄存器的值。

7.根据权利要求6所述的处理器系统，其特征在于，所述配置数据包括源地址、目的地址、数据段长度。

8.根据权利要求5所述的处理器系统，其特征在于，所述多条读写通道包括三条读通道和一条写通道，每条通道都有自己独立的配置寄存器和标记位，其中一条读写通道在启动时其它读写通道可以进行其数据传输，即四条读写通道可以并行处理数据。

9.一种多通道内存拷贝DMA加速器，其特征在于，用于在接收到处理器核向内存发出拷贝数据读写请求时，根据所述数据读写请求的任务信息判断并分解所述数据读写请求的任务信息，并根据分解后的数据读写请求的任务信息，以及其中多个读写通道的读写频率和优先级，以及所述读写通道的标记位的值，控制多个读写通道并行向内存发出多次读写请求，完成数据读写。