[发明专利]像素结构、显示器件和电子装置

说明书

技术领域

本公开涉及像素结构、显示器件和电子装置，尤其是涉及采用了面积比灰度级(area ratio gray scale)方法的像素结构、通过面积比灰度级方法表示灰度等级(gradation)的显示器件以及具有该显示器件的电子装置。

背景技术

作为显示器件(尤其是有源矩阵型显示器件)的像素结构，已知采用面积比灰度级方法以矫正由于TFT(Thin Film Transistor，薄膜晶体管)的特性变化所引起的画质的不均匀性的像素结构(例如，参见日本专利特开No.2005-300579)。

该面积比灰度级方法将一个像素(单位像素)的作为显示区域的像素电极分割为在面积方面加权的多个电极(下文称为子像素电极)，并且通过这些子像素电极的组合进行灰度等级显示。

发明内容

在采用面积比灰度级方法的像素结构中，例如可以将两个子像素电极彼此电连接以使得各自灰度等级的重心相同(彼此一致)。当将两个子像素电极彼此电连接时，期望不会妨碍显示器件的更高清晰度的实现的像素结构。

据此，期望提供在两个子像素电极彼此电连接时不会妨碍更高清晰度的实现的像素结构、使用该像素结构的显示器件和使用该显示器件的电子装置。

根据本技术的实施例，提供了一种像素结构，包含：第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。

在上述配置的像素结构中，为了形成了电路部分的衬底上的平坦化的目的所形成的平坦化膜具有通过依次层压第一平坦化膜和第二平坦化膜所形成的双层结构。从而，相比于单层结构的平坦化膜的膜厚度的情况，可以降低第一和第二平坦化膜中每一个的膜厚度。第二平坦化膜上提供为彼此分离的两个电极经由第二平坦化膜通过第一和第二平坦化膜之间的金属布线而彼此电连接。

此时，由于第二平坦化膜具有小的膜厚度，因此相比于在单层结构的平坦化膜中形成接触部分的情况，可以使得在第二平坦化膜中形成用于电连接的接触部分的接触基底更小。从而，即使采用在双层结构的平坦化膜之间形成金属布线并且两个电极经由第二平坦化膜通过金属布线彼此电连接的结构的时候，相比于在单层结构的平坦化膜中形成接触部分的情况，也可以减小像素的尺寸。因此，所讨论的像素结构不会变为妨碍显示器件的更高清晰度的实现的因素。

根据本技术的另一实施例，提供了一种通过安排具有像素结构的像素所形成的显示器件，所述像素结构包含：第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。

根据本技术的又一实施例，提供了一种具有显示器件的电子装置，所述显示器件通过安排具有像素结构的像素而形成，所述像素结构包含：第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。

根据本技术，通过采用在把第二平坦化膜上的两个电极彼此电连接的双层结构的第一和第二平坦化膜之间形成金属布线并且两个电极通过金属布线彼此电连接的结构，可以提供不会妨碍更高清晰度的实现的像素结构、使用该像素结构的显示器件和具有该显示器件的电子装置。

附图说明

图1是示出根据本技术实施例的显示器件的系统配置的示例的框图；

图2是示出TFT电路部分的具体配置的示例的框图；

图3是示出MIP像素的电路配置的示例的框图；

图4是辅助说明MIP像素的操作的时序图；

图5是示出MIP像素的具体电路配置的示例的电路图；

图6是驱动器IC中局部重写像素数据的具体处理过程的流程图；

图7A、7B和7C是辅助说明面积比灰度级方法中的像素分割的图；

图8是示出三部分分割像素结构中的三个子像素电极和两组驱动电子线路之间的对应关系的电路图；

图9A、9B和9C是辅助说明根据采用面积比灰度级方法的三部分分割像素的第一示例的像素结构的图，图9A或9C是三个子像素电极的平面视图，图9B是从箭头的方向沿着图9A的线X-X’取得的剖面视图；