[发明专利]半导体组件及电致发光组件及其制作方法

权利要求书

1.一种半导体组件，设置于一基板上，该基板包括一第一区域与一第二区域，该半导体组件包括：

一第一信道层，位于该第一区域的该基板上；

一图案化掺杂层，包括一掺杂栅极以及两个接触电极，该掺杂栅极位于该第二区域的该基板上，该等接触电极分别连接该第一通道层的两侧；

一栅极介电层，覆盖该第一信道层与该图案化掺杂层；

一导电栅极，位于该第一区域的该栅极介电层上；

一第二信道层，位于该第二区域的该栅极介电层上；

一第一电极与一第二电极，分别与各该接触电极电性连接；以及

一第三电极与一第四电极，分别电性连接该第二通道层的两侧。

2.根据权利要求1所述的半导体组件，其特征在于，该第一通道层、该等接触电极、该栅极介电层、该导电栅极、该第一电极与该第二电极构成一第一薄膜晶体管组件，且该掺杂栅极、该栅极介电层、该第二通道层、该第三电极与该第四电极构成一第二薄膜晶体管组件。

3.根据权利要求2所述的半导体组件，其特征在于，该第一薄膜晶体管组件包括一P型薄膜晶体管组件，该第二薄膜晶体管组件包括一N型薄膜晶体管组件，且该图案化掺杂层包括一P型图案化掺杂层。

4.根据权利要求1所述的半导体组件，其特征在于，该图案化掺杂层包括一非离子植入(non-implant)掺杂层。

5.根据权利要求1所述的半导体组件，其特征在于，该第一通道层包括一多晶硅半导体层，且该第二通道层包括一非晶硅半导体层、一氧化物半导体层与一有机半导体层的其中一者。

6.根据权利要求1所述的半导体组件，其特征在于，另包括至少一层间介电层(inter-layered dielectric，ILD)位于该栅极介电层、该导电栅极与该第二通道层上，该至少一层间介电层与该栅极介电层具有多个第一接触洞分别暴露出各该接触电极，该至少一层间介电层具有多个第二接触洞暴露出该第二通道层，该第一电极与该第二电极经由该等第一接触洞分别与各该接触电极电性连接，且该第三电极与该第四电极经由该等第二接触洞与该第二通道层电性连接。

7.根据权利要求1所述的半导体组件，其特征在于，另包括一第一层间介电层位于该栅极介电层、该导电栅极与该第二通道层上，以及一第二层间介电层堆栈于该第一层间介电层上，其中该第一层间介电层包括一氧化硅层，且该第二层间介电层包括一氮化硅层。

8.根据权利要求7所述的半导体组件，其特征在于，该栅极介电层、该第一层间介电层与该第二层间介电层包括多个第一接触洞，该第二层间介电层更包括一开口对应于该第二通道层并部分暴露出该第一层间介电层，该第一层间介电层更包括多个第二接触洞暴露出该第二通道层，该第一电极与该第二电极经由该等第一接触洞分别与各该接触电极电性连接，且该第三电极与该第四电极经由该等第二接触洞与该第二通道层电性连接。

9.根据权利要求1所述的半导体组件，其特征在于，该导电栅极与该第二通道层为同一材料层。

10.根据权利要求1所述的半导体组件，其特征在于，更包括一发光组件，至少位于该第一区域内并与该第一电极电性连接。

11.根据权利要求1所述的半导体组件，其特征在于，该第二电极与该第三电极电性连接。

12.根据权利要求1所述的半导体组件，其特征在于，该第二电极与该掺杂栅极电性连接。

13.根据权利要求1所述的半导体组件，其特征在于，该导电栅极与该第三电极电性连接。

14.根据权利要求1所述的半导体组件，其特征在于，该导电栅极与该掺杂栅极电性连接。

15.根据权利要求1所述的半导体组件，其特征在于，该导电栅极与该第二电极部分重叠而形成一第一储存电容。

16.根据权利要求1所述的半导体组件，其特征在于，该图案化掺杂层更包括一储存电极，且该导电栅极与该储存电极部分重叠而形成一第二储存电容。

17.根据权利要求1所述的半导体组件，其特征在于，该图案化掺杂层更包括一储存电极，该导电栅极与该第二电极部分重叠而形成一第一储存电容，该导电栅极与该储存电极部分重叠而形成一第二储存电容，且该第二电极与该储存电极经由一接触洞电性连接。