[发明专利]半导体存储器装置及其测试方法

权利要求书

1.一种半导体存储器装置，包括：

存储器单元阵列，所述存储器单元阵列包括多个存储器单元，每个所述存储器单元存储至少一比特数据；

输出端子，所述输出端子被配置为将输出数据输出；以及

数据输出电路，所述数据输出电路被配置为与所述输出端子连接，以将时钟信号的周期划分为至少两个时段，仅在所述至少两个时段中的特定时段期间将所述输出数据输出到所述输出端子，以及在所述至少两个时段中除了所述特定时段之外的剩余时段期间使所述输出端子处于高阻抗状态。

2.根据权利要求1所述的半导体存储器装置，其中所述数据输出电路包括：

数据掩蔽控制电路，所述数据掩蔽控制电路被配置为产生掩蔽控制信号，所述掩蔽控制信号响应于所述时钟信号和掩蔽信号在所述特定时段期间被启用并且在所述剩余时段期间被禁用；以及

数据输出缓冲器，所述数据输出缓冲器被配置为响应于所述时钟信号和所述掩蔽控制信号将所述输出数据输出到所述输出端子或者使所述输出端子处于高阻抗状态。

3.根据权利要求1所述的半导体存储器装置，其中所述数据输出电路包括：

数据掩蔽控制电路，所述数据掩蔽控制电路被配置为产生掩蔽控制信号，所述掩蔽控制信号响应于所述时钟信号和掩蔽信号在所述特定时段期间被启用并且在所述剩余时段期间被禁用；

数据输出缓冲器，所述数据输出缓冲器被配置为响应于所述时钟信号将所述输出数据输出到所述输出端子；以及

开关，所述开关被配置为位于所述数据输出缓冲器和所述输出端子之间并且响应于所述掩蔽控制信号而闭合或者断开，

其中如果所述开关闭合，则所述开关将所述输出数据发送到所述输出端子，否则所述开关使所述输出端子处于所述高阻抗状态。

4.根据权利要求2所述的半导体存储器装置，其中所述掩蔽信号包括第一掩蔽信号和第二掩蔽信号，并且

所述数据掩蔽控制电路包括：

第一“与”元件，所述第一“与”元件被配置为对所述时钟信号和所述第一掩蔽信号执行“与”操作；

第二“与”元件，所述第二“与”元件被配置为对所述时钟信号的反转信号和所述第二掩蔽信号执行“与”操作；以及

第一“或”元件，所述第一“或”元件被配置为对所述第一“与”元件的输出信号和所述第二“与”元件的输出信号执行“或”操作并且输出所述掩蔽控制信号。

5.根据权利要求2所述的半导体存储器装置，其中所述时钟信号是第一时钟信号，

所述掩蔽信号包括第一掩蔽信号、第二掩蔽信号、第三掩蔽信号和第四掩蔽信号，并且

所述数据掩蔽控制电路包括：

第一“与”元件，所述第一“与”元件被配置为对所述时钟信号和所述第一掩蔽信号执行“与”操作；

第二“与”元件，所述第二“与”元件被配置为对所述时钟信号的反转信号和所述第二掩蔽信号执行“与”操作；

第一“或”元件，所述第一“或”元件被配置为对所述第一“与”元件的输出信号和所述第二“与”元件的输出信号执行“或”操作；

第三“与”元件，所述第三“与”元件被配置为对第二时钟信号和所述第三掩蔽信号执行“与”操作；

第四“与”元件，所述第四“与”元件被配置为对所述第二时钟信号的反转信号和所述第四掩蔽信号执行“与”操作；

第二“或”元件，所述第二“或”元件被配置为对所述第三“与”元件的输出信号和所述第四“与”元件的输出信号执行“或”操作；以及

第三“或”元件，所述第三“或”元件被配置为对所述第一“或”元件的输出信号和所述第二“或”元件的输出信号执行“或”操作并且输出所述掩蔽控制信号。

6.根据权利要求2所述的半导体存储器装置，进一步包括模式寄存器设置MRS电路，所述模式寄存器设置MRS电路被配置为设置所述掩蔽信号。

7.根据权利要求6所述的半导体存储器装置，其中在测试模式中，数据输出电路响应于所述掩蔽控制信号仅在所述特定时段期间将所述输出数据输出到所述输出端子并且在所述剩余时段期间使所述输出端子处于所述高阻抗状态，以及在非测试模式中，所述数据输出电路在所述时钟信号周期的全时段期间将所述输出数据输出到所述输出端子。