[发明专利]鳍式场效应晶体管及其制作方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种鳍式场效应晶体管及其制作方法。

背景技术

随着半导体技术不断向高集成密度方向发展，静态随机存储器(Static Random Access Memory，SRAM)中CMOS晶体管的特征尺寸已经缩小到其技术节点。在其节点以下，传统的平面CMOS技术很难进一步发展，新的技术必须适时产生。在所提出的各种技术中，多栅晶体管技术被认为是最有希望能得到应用的技术。与传统单栅晶体管相比，多栅晶体管具有更强的短沟道抑制能力、更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。目前，鳍式场效应晶体管(FinFET)因其自对准结构可由常规的平面CMOS工艺来实现，从而成为最有希望能得到广泛应用的多栅晶体管。

公开号为US20060088967A1的一篇专利文件公开了一种鳍式场效应晶体管，如图1所示，鳍式场效应晶体管包括形成在半导体衬底210上的鳍228、栅极232，鳍228沿着平行于半导体衬底表面的第一方向延伸，栅极232沿着平行于半导体衬底表面的第二方向延伸，并横跨过鳍228。即，栅极232可视为三部分组成，其中的两部分分别位于鳍228的两侧，另一部分位于鳍228的上方。如果视作栅极232由三个栅极，位于鳍228两侧的栅极、位于鳍228顶部的栅极组成的话，现有鳍式场效应晶体管实际上可看作是一种栅极相互连接(tied-gate)的晶体管，即TG finFET。

但在由上述鳍式场效应晶体管制作形成的静态随机存储器的实际应用中发现，这种静态随机存储器存在诸多缺点：为了提高存储器工作时的运算速度，当存储器处于工作状态时，静态随机存储器中鳍式场效应晶体管的阈值电压(threshhold Voltage，Vth)通常会较小，当存储器处于闲置状态时，鳍式场效应晶体管的阈值电压(Vth)保持不变，即Vth依旧较小，造成晶体管产生较大的漏电流，致使晶体管的功率损耗较大。如果当存储器处于闲置状态时，使静态随机存储器中鳍式场效应晶体管的阈值电压(Vth)较大，虽然减小了漏电流的产生，但当存储器处于工作状态时，鳍式场效应晶体管的阈值电压(Vth)保持不变，即Vth依旧较大，会严重影响存储器的运算速度，造成存储器性能不佳。

由此可见，上述静态随机存储器不能同时具备功率损耗低、运算速度高的优点。

发明内容

本发明要解决的问题是：静态随机存储器不能同时具备功率损耗低、运算速度高的优点。

为解决上述问题，本发明将鳍式场效应晶体管的位于鳍顶部的栅极去除，以在鳍的两侧形成两个独立栅极，将这种具有两个独立栅极的鳍式场效应晶体管称作为Dual Independent-gate finFET(DIG finFET)。所述鳍的位于两个独立栅极之间的部分作为鳍式场效应晶体管的沟道，鳍的位于沟道以外的部分作为鳍式场效应晶体管的源极、漏极，两个栅极分别与源极、漏极构成两个具有不同阈值电压的晶体管。虽然两个栅极被鳍隔离，但两个栅极能发生静电耦合(electrostatic coupling)作用，当任何一个栅极被激发(向栅极施加电压)的状态发生改变时，整个鳍式场效应晶体管的阈值电压会发生变化。因此，可通过改变第一栅极、第二栅极的激发状态以实现对整个鳍式场效应晶体管的阈值电压进行调整：当包括上述鳍式场效应晶体管的静态随机存储器处于工作状态时，使两个栅极同时被激发，整个鳍式场效应晶体管的阈值电压处于较小值，以获得较佳的运算速度；当包括上述鳍式场效应晶体管的静态随机存储器处于闲置状态时，使两个栅极中的一个栅极被激发，整个鳍式场效应晶体管的阈值电压处于较大值，以减小晶体管中漏电流的产生，降低静态随机存储器的功率损耗。

进一步地，本发明中鳍式场效应晶体管的栅极材料采用金属，以减小整个鳍式场效应晶体管的阈值电压、提高电流驱动能力。

鉴于此，本发明提供了一种鳍式场效应晶体管的制作方法，所述制作方法包括以下步骤：

提供半导体衬底，在所述半导体衬底上形成鳍，所述鳍沿着平行于半导体衬底表面的方向延伸；

在形成有鳍的半导体衬底上沉积栅极材料层，去除部分所述栅极材料层以形成栅极，所述栅极由第一栅极、第二栅极、第三栅极三部分组成，所述第一栅极、第二栅极分别位于所述鳍的两侧，所述第三栅极位于所述鳍的顶部，所述鳍的位于所述第三栅极下方的部分作为所述鳍式场效应晶体管的沟道，所述鳍的沟道以外的部分作为所述鳍式场效应晶体管的源极、漏极，所述第一栅极、第二栅极分别与所述源极、漏极构成第一晶体管、第二晶体管，所述第一晶体管、第二晶体管的阈值电压不同；