[发明专利]高介电系数金属栅极电极结构

说明书

技术领域

一般而言，本发明关于包含晶体管组件的高度复杂集成电路的制作，该半导体组件包含在早期制程阶段中所形成的高介电系数金属栅极电极结构。

背景技术

制作例如中央处理器(CPU)、储存装置、应用特定集成电路(ASIC)、及类似者的进阶集成电路需要在给定的芯片区域上，依据特定的电路布局，形成数量庞大的电路组件，其中，场效应晶体管代表一种实质性决定该集成电路的效能的重要类型的电路组件。目前，已实施有复数种制程技术，其中，对许多类型的复杂电路(包含场效应晶体管)而言，MOS技术由于其优良的操作速度及/或电能消耗及/或成本效益等特性，为目前最大有可为的一种方法。在使用例如MOS技术的复杂积路的制作期间，数以百万计的晶体管(例如，n沟道晶体管及/或p沟道晶体管)是形成在包含结晶半导体层的基板上。不论考量n沟道晶体管或p沟道晶体管，场效应晶体管通常包含所谓的pn结(junction)，该pn结是由高度掺杂区域(称为漏极和源极区域)与设置于该高度掺杂区域附近的轻度掺杂或未掺杂区域(例如，沟道区域)的接口所形成的。在场效应晶体管中，该沟道区域的导电性(例如，该导电沟道的驱动电流能力)是受控于栅极电极，该栅极电极邻接于该沟道区域，并被薄绝缘层而与该沟道区域隔离。在形成导电沟道后由于将适当的控制电压施加至该栅极电极，因此，该沟道区域的导电性会与掺杂浓度、电荷载体的移动率、以及(平坦型晶体管架构)源极与漏极之间的距离(称为沟道长度)、及类似者有关。

目前，大多数的集成电路是在硅的基础上所形成的，这是因为硅的实质上无限的供应量、硅及相关材料和制程的众所周知的特性、以及在过去50年期间所收集的经验。因此，硅很可能仍然是针对量产产品所设计的未来电路世代的首选材料。硅在制作半导体装置扮演举足轻重角色的一个原因是硅/硅氧化物接口的优良特性，该特性可使不同的区域彼此电性绝缘。硅/硅氧化物接口在高温下仍然稳定，并因此可允许接下来的高温制程(例如，活化掺质并固化结晶损坏的退火循环所需要的)的效能，而不需牺牲该接口的电性特性。

由于以上所指出的理由，硅氧化物较佳是使用为场效应晶体管中将该栅极电极隔离于该硅沟道区域的栅极绝缘层的基础材料，其通常包含多晶硅。在稳定地改良场效应晶体管的装置效能中，已持续地减少该沟道区域的长度，以改良切换速度及驱动电流能力。由于可藉由供应至该栅极电极、以将该沟道区域的表面反转至足够高的电荷密度并提供给定供应电压所希望的驱动电流，来控制该晶体管效能，因此，必需维持由该栅极电极、该沟道区域及设置于该栅极电极和该沟道区域之间的硅氧化物所形成的电容器所提供的一定程度的电容性耦合。其结果就是，减小平坦型晶体管组构的沟道长度需要增加电容性耦合及漏极和源极区域中复杂的侧向及垂直掺杂分布，以避免在晶体管操作期间所发生的所谓短沟道行为。该短沟道行为可引致增加的漏电流及该临界电压会与该沟道长度密切相关。具有相当低供应电压及因此减小的临界电压的极度缩小的平坦型晶体管装置，会因该栅极电极至该沟道区域需要增加的电容性耦合，而面临该漏电流呈指数增加的问题。因此，该硅氧化物层的厚度必需对应地减小，以在该栅极与该沟道区域之间提供所需的电容。举例来说，大约0.08微米的沟道长度可能需要栅极介电是由薄至大约1.2纳米的硅氧化物所制成。因此，电荷载体直接穿隧超薄硅氧化物栅极绝缘层会引发相当高的漏电流，并且对于氧化物厚度范围介于1-2纳米而言，该漏电流所达到的数值已不再能符合于许多类似电路的要求。