[发明专利]一种高速扫频装置及其实现方法

权利要求书

1.一种高速扫频装置，其特征在于，包括：数据采集单元、选频滤波单元、处理单元；其中，

数据采集单元，用于采集蜂窝网络下行信号；经低噪声放大后，发送至所述选频滤波单元；

选频滤波单元，用于在所述处理单元控制下，选择不同的声表滤波器，进行射频频带的选择；同时将经过射频频带选择的信号直接变换为模拟基带信号；

所述处理单元，控制所述选频滤波单元选择不同的声表滤波器，进行射频频带的选择；对所述模拟基带信号进行解调。

2.根据权利要求1所述的高速扫频装置，其特征在于，所述处理单元配置有射频锁相环实现IQ正交解调器的频点选择，对所述模拟基带信号进行解调得到两路数字基带信号。

3.根据权利要求2所述的高速扫频装置，其特征在于，所述数据采集单元包括一副天线和与所述天线相连的第一低噪声放大器。

4.根据权利要求3所述的高速扫频装置，其特征在于，所述选频滤波单元包括第一射频开关，多个不同的声表滤波器和第二射频开关；

所述第一射频开关与所述低噪声放大器相连；所述多个不同的声表滤波器分别与所述第一射频开关、第二；所述第一射频开关、第二射频开关接受所述处理单元的控制。

5.根据权利要求4所述的高速扫频装置，其特征在于，所述选频滤波单元进一步包括与所述第二射频开关相连的数控增益放大器和第一低噪声放大器；

所述数控增益放大器，对所选择的射频频带的射频通道信号增益进行控制放大。

6.根据权利要求1所述的高速扫频装置，其特征在于，所述处理单元包括数字信号处理器DSP和现场可编程门阵列FPGA；

数字信号处理器DSP，用于支持多模基带处理，与后台通信，以及小区的搜索、测量；

根据需要扫描通道数，数字信号处理器DSP作为现场可编程门阵列FPGA的一个异步存储设备，通过读写现场可编程门阵列FPGA内部的寄存器，实现对现场可编程门阵列FPGA内部各个功能模块的控制；

现场可编程门阵列FPGA，根据数字信号处理器DSP给出的控制信息，控制选频滤波单元的接收频点和通道增益参数。

7.根据权利要求6所述的高速扫频装置，其特征在于，所述现场可编程门阵列进一步包括数字下变频DDC的多通道结构处理所述数字基带信号。

8.根据权利要求6所述的高速扫频装置，其特征在于，所述现场可编程门阵列进一步连接有GPS，和/或，PC；

GPS，主要提供地理信息和空口的时钟信息，同时提供自动频率控制的参考信号来调整本振工作频率，保持与空口的时钟同步；

9.根据权利要求6所述的高速扫频装置，其特征在于，所述装置进一步包括：

时钟单元：产生单板需要的工作时钟并分配到各个模块，同时根据空口的同步信息调整时钟精度。

10.一种高速扫频实现方法，其特征在于，包括以下步骤：

采集蜂窝网络下行信号；

经低噪声放大后，选择不同的声表滤波器，进行射频频带的选择；同时将经过射频频带选择的信号直接变换为模拟基带信号；

选择不同的声表滤波器，进行射频频带的选择；

对所述模拟基带信号进行解调。