[发明专利]利用自对准技术制备具有高K金属栅的鳍形场效应晶体管的方法

说明书

技术领域

本发明属于微电子技术领域，具体涉及一种利用自对准技术制备具有高K（HIGH-K）金属栅的鳍形场效应晶体管（FINFET）的方法。

背景技术

在摩尔定律和等比例缩小的原则下，当今集成电路器件尺寸越来越小，当今主流的器件尺寸是平面32nm，而英特尔宣布下一代22nm将采用三栅（TRI-GATE）结构，TRI-GATE晶体管其实质就是FINFET晶体管，与以往的平面晶体管不同，FINFET是3D晶体管，相当于平面晶体管形成的反型层立起来，FINFET工作在全耗尽模式(Full-depleted mode)下，即由栅包围的FIN工作状态将FIN体内的载流子全部耗尽；由于FIN是立体的，其栅宽是FIN的2倍FIN的高度加上FIN的宽度(W=2H_si+W_si)，相对同样尺寸的平面晶体管可以缩小栅的宽度，从而进一步缩小了晶体管的面积；FINFET相对平面晶体管，减小了亚阈值的漏电流，从而降低了晶体管的功耗；由于FINFET有以上这些优点，所以现在对于FINFET的工艺制备研究非常重要。

在制备FINFET的过程中，成本相对平面晶体管不能增加太多，否则不适合工业界大规模生产。所以在制备FINFET的过程中，减少光刻，利用自对准工艺，精简工艺步骤都是十分必要的。

发明内容

本发明的目的在于提出一种工艺简便、成本较低的制备具有高介电常数栅介质层/金属栅(high-k metal gate，记为HKMG)的鳍形场效应晶体管（FINFET）的方法。

本发明提出的制备具有HKMG的FINFET的方法，是采用自对准技术（Self-aligned technology），具体的步骤为：

（1）首先对硅片进行高能离子注入（如果做NMOS，就进行硼的高能粒子注入），注入的高度由FIN的高度决定，其目的为了阻止源漏穿通的情况；再在硅衬底上淀积氮化硅、氧化硅、氮化硅三层叠层结构；淀积以后旋涂光刻胶（photoresist，PR），光刻胶使用正胶，利用正胶显影、曝光形成条形FIN图形；

（2）利用光刻胶掩膜，对FIN的隔离区进行刻蚀，然后CVD一层氧化硅，退火致密氧化硅。使用CMP，以氮化物出现作为终点探测标识，继续CMP，然后再以氮化物的消失作为终点探测标识，停止CMP，这时硅的表面全部为氧化硅覆盖；

（3）在氧化硅上旋涂光刻胶，利用掩膜板对源漏区曝光，保留栅区的光刻胶，刻蚀源漏FIN两侧的氧化硅，并且刻蚀FIN上的叠层，然后对FIN离子注入，退火修复，1000--1100℃下10-12秒快速退火（RTA），激活杂质离子；ALD淀积一层金属Ni（或Ti），高温反应，温度600~800℃反应60—90秒，在源漏FIN的表面生成硅化镍单一固相，腐蚀没有反应的Ni；

（4）大面积在Si片上CVD淀积氮化硅，以氧化物出现作为终点探测标识，停止CMP。此时源漏覆盖物为氮化硅，栅区的覆盖物为氧化硅，定时刻蚀（timing-etch）栅区的氧化硅，当栅区FIN上的氮化硅和隔离区的氧化硅齐平时，停止刻蚀。此时ALD淀积薄层氮化硅，定向刻蚀这层厚度的氮化硅，在源漏和栅区的交界处形成侧墙（side-wall），利用氮化硅做掩膜，刻蚀隔离区的氧化硅到一定深度；

（5）刻蚀栅区FIN上多余的氮化硅，进行高温退火，退火温度800--900℃，时间为60—90秒；，修复栅区FIN的晶格损伤，再ALD淀积高k材料，继续ALD淀积一层TiN，再大规模PVD淀积铝。以氮化硅作为终点探测标识，停止CMP。从而形成最终的FINFET。

本发明方法中，仅用一步关键光刻区分源漏栅区，在后续的工艺过程都是在形成的源漏栅区的图形基础上进行的，无额外的光刻步骤，具有工艺自对准的特点。

本发明方法中，步骤（1）中淀积三层叠层结构非常重要，其中第二层的氧化硅层厚度必须满足FINFET栅电极金属层平整化后仍留有足够厚的金属覆盖层；一般要求在20-200nm之间。这样最后形成的源漏区的金属硅化物和栅极区上的金属电极具备自对准电隔离的特点。

本发明方法中，步骤（3）源漏区的注入离子以后，高温退火的温度为1000--1100℃，时间为10~12秒。

本发明方法中，步骤（4）中在刻蚀栅区氧化硅到FIN顶的氮化硅时，可以稍微过刻蚀，过刻蚀不能超过FIN上的氮化硅的厚度，但不可以欠刻蚀。

本发明方法中，步骤（4）中在刻蚀栅区氧化硅到FIN顶的氮化硅完成时，再淀积一薄层氮化硅，形成台阶形状的覆盖即可。